半導體元件及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種電子元件及其制造方法，特別是涉及一種半導體元件及其制造方法。
【背景技術】
[0002]硅化金屬層具有高熔點、穩(wěn)定性及低電阻值等優(yōu)點，目前已廣泛應用于集成電路上。在逐漸微小化的集成電路技術中，線寬、接觸面積及接面深度等逐漸縮小，為了能有效地提高元件的工作品質，降低電阻并減少電阻及電容所造成的信號傳遞延遲，常采用多晶硅化金屬柵極來取代現(xiàn)有習知的多晶硅柵極，以利用硅化金屬層來有效地降低接面電阻值。
[0003]目前的金屬硅化工藝是在圖案化的多晶硅的表面與側壁上覆蓋金屬層，以同時由三側(Three Side)進行金屬硅化工藝。然而，以此方式所形成的硅化金屬層經(jīng)常產(chǎn)生頸縮(Necking)或線彎曲(Line Bending)的輪廓，因此，其娃化金屬層容易出現(xiàn)剝離(Peeling)或斷裂的現(xiàn)象。而僅在頂面(Top Surface)進行金屬娃化工藝雖然能形成均勾的娃化金屬層，但其硅化金屬層的厚度卻過薄，無法符合所需。上述兩種工藝所形成的硅化金屬層都將使得硅化金屬層及其接面的電阻值升高。
[0004]此外，當各種半導體元件整合在同一芯片時，各種線寬(Line Width)尺寸的元件的硅化金屬層也各不相同。舉例來說，在窄線寬與寬線寬并存的整合元件中，倘若將窄線寬的含硅導體層完全被硅金屬化，寬線寬的含硅導體層則會因硅金屬化工藝的時間不足而導致劣化的娃化金屬層(Poor Salicide)產(chǎn)生。反之，倘若將寬線寬的含娃導體層完全被自對準金屬硅化，窄線寬的含硅導體層則會因過度硅金屬化而導致硅化金屬層頸縮或彎曲，甚至出現(xiàn)剝離或斷裂的現(xiàn)象。因此，如何讓不同線寬的含硅導體層完全硅金屬化，而不會造成硅化金屬層頸縮、彎曲或是劣化將是需要解決的問題。

【發(fā)明內容】

[0005]本發(fā)明的目的在于，提供一種新的半導體元件及其制造方法，所要解決的技術問題是使其可制造較為筆直且較不彎曲的輪廓的硅化金屬層。
[0006]本發(fā)明的目的在于，提供一種新的半導體元件及其制造方法，所要解決的技術問題是使其可制造不同線寬尺寸的硅化金屬層。
[0007]本發(fā)明的目的在于，提供一種新的半導體元件及其制造方法，所要解決的技術問題是使其可改善硅化金屬層的窄線寬效應與厚度均勻度。
[0008]本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種半導體元件的制造方法，包括以下步驟。在基底上形成含硅導體層。在含硅導體層周圍形成介電層。移除部分介電層，以暴露含硅導體層的第一側壁。在含硅導體層的部分表面上形成遮蔽結構，遮蔽結構至少暴露出第一側壁。在基底上形成金屬層，以覆蓋未被遮蔽結構覆蓋的含硅導體層。進行金屬硅化工藝，以形成硅化金屬層。
[0009]本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
[0010]前述的半導體元件的制造方法，其中上述遮蔽結構包括頂遮蔽層，其覆蓋含硅導體層的頂面，以暴露含硅導體層的第一側壁。上述含硅導體層與遮蔽結構的形成方法包括:在基底上形成含硅導體材料層。在含硅導體材料層上形成遮蔽材料層。圖案化遮蔽材料層以及含硅導體材料層，以形成頂遮蔽層與含硅導體層。
[0011]前述的半導體元件的制造方法，其中上述遮蔽結構包括遮蔽間隙壁，覆蓋含硅導體層的第二側壁，暴露含硅導體層的第一側壁與頂面。形成含硅導體層與遮蔽間隙壁的步驟包括:在基底上形成含硅導體材料層。進行第一次圖案化工藝，移除部分含硅導體材料層，以形成含硅導體層的上部，暴露出第二側壁。在含硅導體層的第二側壁形成遮蔽間隙壁。進行第二次圖案化工藝，移除另一部分含硅導體材料層，以形成含硅導體層的下部，暴露出第一側壁與第三側壁。
[0012]前述的半導體元件的制造方法，其中上述遮蔽間隙壁的形成方法包括:在基底上形成遮蔽材料層，以覆蓋含硅導體層的上部的頂面與第二側壁。非等向性蝕刻遮蔽材料層，以暴露出含娃導體層的上部的頂面。
[0013]前述的半導體元件的制造方法，其中上述遮蔽間隙壁的形成方法包括:在移除部分介電層之前，介電層暴露出含硅導體層的頂面與第二側壁。對含硅導體層的頂面與第二側壁進行表面處理，以形成保護層。在移除部分介電層時，同時移除部分保護層，以暴露出含硅導體層的頂面與第一側壁，并在第二側壁上形成遮蔽間隙壁。
[0014]前述的半導體元件的制造方法，其中上述表面處理包括等離子體處理。等離子體處理通入的氣體包括含氧氣體、含氮氣體或其組合。
[0015]本發(fā)明的目的及解決其技術問題還采用以下技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種半導體元件包括:含硅導體層、介電層、硅化金屬層以及遮蔽結構。介電層位于含硅導體層周圍。硅化金屬層位于含硅導體層上。遮蔽結構覆蓋部分硅化金屬層。
[0016]本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
[0017]前述的半導體元件，其中上述遮蔽結構包括頂遮蔽層，覆蓋硅化金屬層的頂面。
[0018]前述的半導體元件，其中上述遮蔽結構包括遮蔽間隙壁，暴露硅化金屬層的第一側壁與頂面，覆蓋硅化金屬層的第二側壁。
[0019]前述的半導體元件，其中上述遮蔽結構的材料包括氧化硅、氮化硅或其組合。
[0020]本發(fā)明與現(xiàn)有技術相比具有明顯的優(yōu)點和有益效果。借由上述技術方案，本發(fā)明半導體元件及其制造方法至少具有下列優(yōu)點及有益效果:本發(fā)明利用遮蔽結構覆蓋含硅導體層的部分表面，使得所形成的硅化金屬層具有較為筆直、較不彎曲以及厚度較厚的輪廓特性。因此，本發(fā)明不僅可避免硅化金屬層產(chǎn)生頸縮或線彎曲的輪廓且也可得到較低電阻值的娃化金屬層。
[0021]綜上所述，本發(fā)明是有關于一種半導體元件及其制造方法。該方法包括以下步驟。在基底上形成含硅導體層。接著，在含硅導體層周圍形成介電層。移除部分介電層，以暴露含硅導體層的第一側壁。在含硅導體層的部分表面上形成遮蔽結構，遮蔽結構至少暴露出第一側壁。在基底上形成金屬層，以覆蓋未被遮蔽結構覆蓋的含硅導體層。進行金屬硅化工藝，以形成硅化金屬層。本發(fā)明在技術上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設計。
[0022]上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0023]圖1A至圖1F是依照本發(fā)明的第一實施例所繪示的半導體元件的制造流程的剖面示意圖。
[0024]圖2A至圖2F是依照本發(fā)明的第二實施例所繪示的半導體元件的制造流程的剖面示意圖。
[0025]圖3A至圖3G是依照本發(fā)明的第三實施例所繪示的半導體元件的制造流程的剖面示意圖。
[0026]10:溝渠
[0027]100、200、300:基底
[0028]110、210:含硅導體材料層
[0029]110a、210a、310、310a、310b:含硅導體層
[0030]120:遮蔽材料層
[0031]120a、220、320:遮蔽結構
[0032]130、230、330:介電層
[0033]140、240、340:金屬層
[0034]150、250、350、350a、350b:硅化金屬層
[0035]212:上部
[0036]214:下部
[0037]318:保護層
[0038]H1、H2、H3、H4:高度
[0039]Lffl、LW2、LW3、LW4:線寬
[0040]Pu:上部
[0041]Pm:中部
[0042]Pb:下部
[0043]S110、S210、S310:第一側壁
[0044]S220、S320:第二側壁
[0045]S230:第三側壁<