銀漿等的粘結(jié)劑(未示出)將第二芯片12附著到第一芯片11上。作為示例，第二芯片12可以為具有高速信號(hào)需求的芯片。例如，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片。
[0037]參照?qǐng)D4，通過焊線15連接第一芯片11和第二芯片12。如圖4所示，焊線15的弧線的最高點(diǎn)的高度可以低于第二芯片12上的多個(gè)焊料凸起14的高度，以避免在隨后的倒裝過程中焊線15與基板10接觸。由于多個(gè)芯片通過焊線彼此連接，因此不需要例如空氣層的其他中間介質(zhì)層，從而可以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性，并且減少信號(hào)通過的界面，以提高信號(hào)傳輸?shù)男省?br>[0038]參照?qǐng)D5，以倒裝的方式通過多個(gè)焊料凸起14將第二芯片12和基板10彼此連接。焊線15可以與基板10分隔開。在第二芯片12為邏輯芯片的情況下，具有較多輸入引腳、輸出引腳的邏輯芯片可以以倒裝的方式與基板10連接。不需要對(duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積。
[0039]參照?qǐng)D6，去除載板18。例如，可以通過加熱使熱熔膠融化，以去除載板18 ;或者可以通過紫外光照射由光敏材料形成的光敏粘結(jié)層來降低光敏粘結(jié)層的粘性，以去除載板18。然而，本發(fā)明不限于此。
[0040]參照?qǐng)D7，對(duì)第一芯片11、第二芯片12和基板10進(jìn)行模封，以形成塑封體16。塑封體16可以用于保護(hù)第一芯片11、第二芯片12、焊線15和基板10等。
[0041]參照?qǐng)D8，在基板10的下端形成焊球17。例如，可以通過值球工藝在基板10的下端形成多個(gè)焊球17，使得芯片可以與其他電路連接。
[0042]在下文中，將參照?qǐng)D9描述根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)2。
[0043]圖9是示出根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)2的剖視圖。將省略圖9中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)2與圖1中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)I的重復(fù)部件的描述，而著重于它們之間的區(qū)別。
[0044]如圖9所示，根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)2包括:基板10 ;第二芯片12，表面形成有多個(gè)焊料凸起14 ;第一芯片11，位于第二芯片12上方；第三芯片13，位于第一芯片11上方，其中，第二芯片12以倒裝的方式通過多個(gè)焊料凸起14與基板10連接，第三芯片13通過焊線25與第一芯片11連接，第一芯片11通過焊線25與第二芯片12連接。
[0045]根據(jù)示例性實(shí)施例，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片。第一芯片11可以為存儲(chǔ)芯片。第三芯片13可以為存儲(chǔ)芯片或具有其他功能的芯片，例如微機(jī)電傳感器芯片等。
[0046]第二芯片12可以作為倒裝芯片，以通過多個(gè)焊料凸起14與基板10連接。
[0047]第一芯片11和第二芯片12之間以及第一芯片11和第三芯片13之間可以分別通過對(duì)應(yīng)的焊線25進(jìn)行互聯(lián)，從而實(shí)現(xiàn)多個(gè)芯片之間的通信。
[0048]根據(jù)示例性實(shí)施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)2還可以包括塑封體16和設(shè)置于基板10的下端的焊球17。
[0049]在下文中，將參照?qǐng)D10描述根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)3。
[0050]圖10是示出根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)3的剖視圖。將省略圖10中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)3與圖1中示出的半導(dǎo)體堆疊封裝結(jié)構(gòu)I的重復(fù)部件的描述，而著重于它們之間的區(qū)別。
[0051]如圖10所示，根據(jù)本發(fā)明的另一示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)3包括:基板10 ;第二芯片12，表面形成有多個(gè)焊料凸起14 ;第一芯片11，位于第二芯片12上方；第三芯片13，位于第一芯片11上方，其中，第二芯片12以倒裝的方式通過多個(gè)焊料凸起14與基板10連接，第一芯片11通過焊線35與第二芯片12連接，第三芯片13通過焊線35與第二芯片12連接。
[0052]根據(jù)示例性實(shí)施例，第二芯片12可以為具有高速信號(hào)需求和較多輸入引腳、輸出引腳需求的邏輯芯片。第一芯片11可以為存儲(chǔ)芯片。第三芯片13可以為存儲(chǔ)芯片或具有其他功能的芯片，例如微機(jī)電傳感器芯片等。
[0053]第二芯片12可以作為倒裝芯片，以通過多個(gè)焊料凸起14與基板10連接。
[0054]第一芯片11和第三芯片13可以分別通過對(duì)應(yīng)的焊線35與第二芯片12進(jìn)行互聯(lián)，從而實(shí)現(xiàn)多個(gè)芯片之間的通信。
[0055]根據(jù)示例性實(shí)施例，半導(dǎo)體堆疊封裝結(jié)構(gòu)3還可以包括塑封體16和設(shè)置于基板10的下端的焊球17。
[0056]雖然在圖9和圖10中僅示出了包含第一芯片11、第二芯片12和第三芯片13的情況，但是根據(jù)本發(fā)明的半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括更多個(gè)芯片，不同的芯片之間通過焊線進(jìn)行互聯(lián)。根據(jù)示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)還可以包括位于第一芯片11上的至少一個(gè)芯片，不同的芯片之間通過焊線彼此連接。
[0057]在根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)包括多個(gè)芯片的情況下，根據(jù)本發(fā)明的示例性實(shí)施例的制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法包括:在載板上形成至少一個(gè)芯片；在所述至少一個(gè)芯片上形成倒裝芯片，倒裝芯片的上表面形成有多個(gè)焊料凸起；通過焊線使不同的芯片彼此連接；以倒裝的方式通過所述多個(gè)焊料凸起將所述倒裝芯片和所述基板彼此連接；去除所述載板。根據(jù)示例性實(shí)施例，不同的芯片之間的彼此連接可以是相鄰的芯片通過焊線互聯(lián)，或者各芯片通過焊線與倒裝芯片互聯(lián)。
[0058]根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法通過芯片到芯片的引線鍵合來實(shí)現(xiàn)不同芯片之間的連接，并且僅作為倒裝芯片的芯片通過倒裝的方式與基板連接，從而可以確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個(gè)芯片均為良好的芯片。與傳統(tǒng)的層疊封裝技術(shù)相比，半導(dǎo)體堆疊封裝結(jié)構(gòu)僅包含一個(gè)基板，從而可以減小封裝結(jié)構(gòu)的尺寸；多個(gè)芯片通過焊線彼此連接，從而不需要例如空氣層的其他中間介質(zhì)層，以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性；由于通過焊線實(shí)現(xiàn)芯片之間的連接，因此信號(hào)通過的界面減少，從而提高信號(hào)傳輸?shù)男省Ｅc傳統(tǒng)的3D封裝技術(shù)相比，不需要對(duì)邏輯芯片進(jìn)行重新設(shè)計(jì)或額外地占用邏輯芯片的面積，從而降低成本。
[0059]盡管已經(jīng)參照示例性實(shí)施例具體描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，在不脫離權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種改變。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述半導(dǎo)體堆疊封裝結(jié)構(gòu)包括: 基板； 第二芯片，表面形成有多個(gè)焊料凸起；以及 第一芯片，位于所述第二芯片上方， 其中，所述第二芯片以倒裝的方式通過所述多個(gè)焊料凸起與所述基板連接，所述第一芯片通過焊線與所述第二芯片連接。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述焊線與所述基板分隔開。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述第二芯片為具有高速信號(hào)需求的芯片。4.根據(jù)權(quán)利要求3所述的半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述第二芯片為邏輯芯片，所述第一芯片為存儲(chǔ)芯片。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還包括用于保護(hù)所述第一芯片、所述第二芯片和所述基板的塑封體。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還包括設(shè)置于所述基板的下端的焊球。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體堆疊封裝結(jié)構(gòu)，其特征在于所述半導(dǎo)體堆疊封裝結(jié)構(gòu)還包括位于所述第一芯片上的至少一個(gè)芯片，不同的芯片之間通過焊線彼此連接。8.—種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，其特征在于所述方法包括: 在載板上形成第一芯片； 在所述第一芯片上形成第二芯片，所述第二芯片的上表面形成有多個(gè)焊料凸起； 通過焊線連接所述第一芯片和所述第二芯片； 以倒裝的方式通過所述多個(gè)焊料凸起將所述第二芯片和所述基板彼此連接； 去除所述載板。9.根據(jù)權(quán)利要求8的方法，其特征在于所述方法還包括:在去除所述載板之后，對(duì)所述第一芯片、所述第二芯片和所述基板進(jìn)行模封以形成塑封體，在所述基板的下端形成焊球。10.一種制造半導(dǎo)體堆疊封裝結(jié)構(gòu)的方法，其特征在于所述方法包括: 在載板上形成至少一個(gè)芯片； 在所述至少一個(gè)芯片上形成倒裝芯片，所述倒裝芯片的上表面形成有多個(gè)焊料凸起； 通過焊線使不同的芯片彼此連接； 以倒裝的方式通過所述多個(gè)焊料凸起將所述倒裝芯片和所述基板彼此連接； 去除所述載板。
【專利摘要】本發(fā)明提供了一種半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法。所述半導(dǎo)體堆疊封裝結(jié)構(gòu)包括：基板；第二芯片，表面形成有多個(gè)焊料凸起；以及第一芯片，位于所述第二芯片上方，其中，所述第二芯片以倒裝的方式通過所述多個(gè)焊料凸起與所述基板連接，所述第一芯片通過焊線與所述第二芯片連接。根據(jù)本發(fā)明的示例性實(shí)施例的半導(dǎo)體堆疊封裝結(jié)構(gòu)及其制造方法能夠確保半導(dǎo)體堆疊封裝結(jié)構(gòu)中的每個(gè)芯片均為良好的芯片，可以減小封裝結(jié)構(gòu)的尺寸，可以改善半導(dǎo)體堆疊封裝結(jié)構(gòu)的散熱性，并且可以提高信號(hào)傳輸?shù)男省?br>【IPC分類】H01L25/065, H01L23/367, H01L21/60, H01L23/488
【公開號(hào)】CN105006470
【申請(qǐng)?zhí)枴緾N201510464260
【發(fā)明人】陳崢嶸
【申請(qǐng)人】三星半導(dǎo)體(中國)研究開發(fā)有限公司, 三星電子株式會(huì)社
【公開日】2015年10月28日
【申請(qǐng)日】2015年7月31日