頂柵自對(duì)準(zhǔn)金屬氧化物半導(dǎo)體薄膜晶體管及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體集成電路制造和平板顯示領(lǐng)域，具體涉及一種頂柵自對(duì)準(zhǔn)金屬氧化物半導(dǎo)體薄膜晶體管及其制備方法。
【背景技術(shù)】
[0002]平板顯示產(chǎn)業(yè)作為具有發(fā)展?jié)摿Φ碾娮有畔a(chǎn)業(yè)，近年來(lái)發(fā)展迅速。其主流的有源液晶顯示(AMIXD)產(chǎn)業(yè)已成為了電子信息產(chǎn)業(yè)中的支柱產(chǎn)業(yè)之一。薄膜晶體管(TFT)是平板顯示的核心器件，在AMIXD顯示中，TFT通常作為選址開關(guān)器件。氫化非晶硅(a-Si:H)TFT是應(yīng)用最為廣泛的TFT技術(shù)，但受限于其低的載流子迀移率，該技術(shù)不能滿足下一代AMLCD平板顯示對(duì)高清畫質(zhì)的要求。另一方面，利用機(jī)發(fā)光二極管(OLED)自發(fā)光特性作為平板顯示的有源矩陣OLED顯示(AMOLED)正在受到越來(lái)越多的關(guān)注。TFT在AMOLED顯示像素電路中具有至關(guān)重要的作用，它不僅作為選址開關(guān)，同時(shí)也為OLED發(fā)光器件提供驅(qū)動(dòng)電流，這一特點(diǎn)使得AMOLED對(duì)TFT輸出電流和迀移率提出了更高的要求。目前，被廣泛研究面向下一代平板顯示的TFT主流技術(shù)為低溫多晶硅(LTPS)技術(shù)和以銦鎵鋅氧化物(IGZO)為代表的金屬氧化物TFT。在LTPS技術(shù)中，由于多晶硅材料的特點(diǎn)使其大面積均勻性不佳，主要應(yīng)用領(lǐng)域?yàn)橹行〕叽顼@示屏。而金屬氧化物TFT因其諸多的優(yōu)點(diǎn)被視為下一代平板顯示的主要候選技術(shù)。
[0003]以IGZO TFT為代表的TFT技術(shù)有著諸多優(yōu)勢(shì):寬禁帶半導(dǎo)體材料特性使其適應(yīng)全透明顯示的要求；較低的工藝溫度可以滿足使用玻璃襯底或塑料柔性襯底；大面積均勻性適應(yīng)大屏顯示的要求；高載流子迀移率可以滿足下一代平板顯示高清畫質(zhì)的要求等。目前絕大多數(shù)IGZO TFT的研究均采用底柵堆疊型器件結(jié)構(gòu)，其不足之處有:在背溝道刻蝕(BCE)工藝引入的過(guò)刻會(huì)對(duì)器件特性造成影響，刻蝕保護(hù)層(ESL)技術(shù)被用于解決這個(gè)問(wèn)題，但是同時(shí)也使得工藝復(fù)雜度提高；對(duì)準(zhǔn)時(shí)引入的交疊區(qū)問(wèn)題，交疊區(qū)的存在限制了底柵結(jié)構(gòu)在等比例縮小時(shí)的應(yīng)用，同時(shí)引入的交疊區(qū)電容限制了其在高速電路中的應(yīng)用。
[0004]以自對(duì)準(zhǔn)工藝形成源漏區(qū)的頂柵器件結(jié)構(gòu)可以有效的解決底柵器件結(jié)構(gòu)帶來(lái)的問(wèn)題。此外，溝道上方的柵介質(zhì)層和柵電極有效覆蓋在溝道上方，可以對(duì)溝道起到保護(hù)層的作用。

【發(fā)明內(nèi)容】

[0005]本發(fā)明目的在于提供一種頂柵自對(duì)準(zhǔn)金屬氧化物半導(dǎo)體薄膜晶體管及其制備方法。該方法有效提尚器件性能。
[0006]本發(fā)明的技術(shù)方案如下:
[0007]—種頂柵自對(duì)準(zhǔn)金屬氧化物半導(dǎo)體薄膜晶體管，包括有源層、柵介質(zhì)層、柵電極、源漏電極，所述有源層位于襯底之上，柵介質(zhì)層位于有源層之上，柵電極位于柵介質(zhì)層之上。其特征在于有源層為金屬氧化物半導(dǎo)體，包含溝道區(qū)、源區(qū)和漏區(qū)，源區(qū)和漏區(qū)分別位于溝道區(qū)的左側(cè)和右側(cè)；在淀積柵介質(zhì)層之前對(duì)整個(gè)有源層進(jìn)行氬(Ar)等離子體處理，處理后有源層上表面形成5?15納米的高電導(dǎo)率層。
[0008]本發(fā)明提高有源層上表面層電導(dǎo)率，在淀積、刻蝕出柵介質(zhì)層圖形后，形成自對(duì)準(zhǔn)源區(qū)和漏區(qū)。同時(shí)，氬等離子體處理在溝道區(qū)上表面引入薄的高電導(dǎo)率層，形成雙層導(dǎo)電溝道結(jié)構(gòu)；對(duì)于源區(qū)和漏區(qū)，可以在定義出柵介質(zhì)圖形后進(jìn)一步采用等離子體處理、快速熱退火、反應(yīng)離子干法刻蝕柵介質(zhì)層過(guò)刻工藝，或者通過(guò)淀積含氫的氮化硅鈍化層后退火工藝對(duì)源區(qū)和漏區(qū)進(jìn)行氫摻雜的方法，以提高整個(gè)源區(qū)和漏區(qū)的電導(dǎo)率，進(jìn)一步減小源區(qū)和漏區(qū)電阻。其制備步驟包括:
[0009](I)在襯底上生長(zhǎng)一層金屬氧化物半導(dǎo)體薄膜，采用光刻、刻蝕，或者剝離工藝，形成有源層區(qū)；
[0010](2)對(duì)整個(gè)有源層區(qū)進(jìn)行氬等離子處理；
[0011](3)在有源層之上淀積一層?xùn)沤橘|(zhì)層；
[0012](4)在柵介質(zhì)層之上淀積一層導(dǎo)電層，采用光刻、刻蝕，或者剝離工藝定義出柵電極圖形；
[0013](5)以柵電極為阻擋層刻蝕柵介質(zhì)層，形成柵介質(zhì)圖形，柵介質(zhì)圖形下方有源層為溝道區(qū)，柵介質(zhì)左右兩側(cè)分別為源區(qū)和漏區(qū)；
[0014](6)進(jìn)入晶體管制備后道工藝，包括淀積鈍化層、開接觸孔、淀積導(dǎo)電層、定義導(dǎo)電層圖形形成引出電極。
[0015]在步驟(I)中，襯底為硅片、玻璃襯底或者塑料柔性襯底。
[0016]在步驟(I)中，有源層金屬氧化物淀積工藝為采用陶瓷靶材的磁控濺射技術(shù)生長(zhǎng)，其材料為銦鎵鋅氧化物(IGZO)，或氧化鋅(ZnO)及其摻雜體系包括錫(Sn)、銦(In)、鎵(Ga)、鋁(Al)等III或IV族元素中的一種或者幾種組合；圖形定義方法為刻蝕或者剝離工藝中的一種。
[0017]在步驟(2)中，采用氬等離子體對(duì)整個(gè)有源層區(qū)進(jìn)行等離子體處理，提高有源層上表面電導(dǎo)率，該等離子體處理工藝順序可以調(diào)整至步驟(I)中光刻、刻蝕或者剝離工藝形成有源區(qū)圖形之前。
[0018]在步驟(3)中，柵介質(zhì)材料為二氧化硅、氮化硅中的一種或者兩者相互組合，采用等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)工藝淀積；或者高介電常數(shù)絕緣材料中的一種或者多種的組合，采用磁控濺射或者原子層淀積(ALD)工藝淀積。
[0019]在步驟⑷中，柵電極導(dǎo)電薄膜為Al、T1、Cr等非透明金屬中的一種，或ΙΤ0、ΑΖ0、InO等透明導(dǎo)電薄膜中的一種，采用直流或射頻磁控濺射的方法淀積。
[0020]在步驟(5)中，為了進(jìn)一步提高源區(qū)和漏區(qū)的電導(dǎo)率，可以采用在柵介質(zhì)刻蝕、圖形化完成后可以再一次進(jìn)行氬等離子體處理以進(jìn)一步減小源區(qū)和漏區(qū)的電阻。
[0021]在步驟￠)中，晶體管后道工藝包括淀積鈍化層、開接觸孔、淀積導(dǎo)電層、定義導(dǎo)電層圖形形成引出電極，其中，鈍化層可為二氧化硅、氮化硅中的一種或者兩者相互組合，采用PECVD工藝淀積，或者為高介電常數(shù)絕緣材料中的一種或者多種的組合，采用磁控濺射或ALD工藝淀積；導(dǎo)電層薄膜為Al、T1、Cr等非透明金屬中的一種或ΙΤΟ、AZO、InO等透明導(dǎo)電薄膜中的一種，采用直流或射頻磁控濺射的方法淀積。
[0022]在步驟￠)中，當(dāng)采用氮化硅作為鈍化層時(shí)，在開接觸孔之前，可以通過(guò)退火使氮化硅中的氫擴(kuò)散進(jìn)入器件源區(qū)和漏區(qū)，從而對(duì)源區(qū)和漏區(qū)實(shí)現(xiàn)氫摻雜，以進(jìn)一步減小源區(qū)和漏區(qū)的電阻。
[0023]本發(fā)明的優(yōu)點(diǎn):
[0024]本發(fā)明所述的薄膜晶體管制備方法可以實(shí)現(xiàn)頂柵自對(duì)準(zhǔn)結(jié)構(gòu)的氧化物薄膜晶體管，關(guān)鍵在于對(duì)整個(gè)有源區(qū)內(nèi)的金屬氧化物進(jìn)行氬等離子體處理，提高整個(gè)有源區(qū)上表面電導(dǎo)率，其優(yōu)點(diǎn)主要體現(xiàn)在以下兩個(gè)方面:首先，在對(duì)柵電極和柵介質(zhì)刻蝕之后，形成自對(duì)準(zhǔn)的源區(qū)和漏區(qū)，有效避免了柵極與源/漏區(qū)之間的交疊，抑制了交疊區(qū)引入的寄生電容；其次，氬等離子體處理使得溝道區(qū)上表面形成薄的高電導(dǎo)率層，構(gòu)成雙層導(dǎo)電溝道結(jié)構(gòu)，高電導(dǎo)率層在器件開態(tài)工作區(qū)提供低阻導(dǎo)電路徑，顯著提高開態(tài)工作區(qū)電流，同時(shí)該高導(dǎo)電層厚度小，在關(guān)態(tài)工作區(qū)內(nèi)載流子有效耗盡，關(guān)態(tài)工作區(qū)電流不會(huì)顯著增大，從而有效提高器件特性；再次，該器件為頂柵共面同