不同方式來實(shí)現(xiàn)所描述的功能性，但此類實(shí)現(xiàn)決策不應(yīng)被解讀為致使脫離本發(fā)明的范圍。
[0051]結(jié)合本文所公開的實(shí)施例描述的各種解說性邏輯塊、模塊、和電路可用設(shè)計成執(zhí)行本文所描述的功能的處理器、數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)或其他可編程邏輯器件、分立門或晶體管邏輯、分立硬件組件，或其任何組合來實(shí)現(xiàn)或執(zhí)行。處理器可以是微處理器，但在替代方案中，處理器可以是任何常規(guī)處理器、控制器、微控制器或狀態(tài)機(jī)。處理器還可以被實(shí)現(xiàn)為計算設(shè)備的組合，例如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器，或任何其它此類配置。
[0052]本文所公開的各實(shí)施例可被實(shí)施在硬件和存儲在硬件中的指令中，并且可駐留在例如隨機(jī)存取存儲器(RAM)、閃存、只讀存儲器(ROM)、電可編程ROM(EPROM)、電可擦可編程ROM(EEPROM)、寄存器、硬盤、可移動盤、CD-ROM，或本領(lǐng)域中所知的任何其它形式的計算機(jī)可讀介質(zhì)中。示例性存儲介質(zhì)被耦合到處理器，以使得處理器能從/向該存儲介質(zhì)讀取/寫入信息。替換地，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在ASIC中。ASIC可駐留在遠(yuǎn)程站中。在替換方案中，處理器和存儲介質(zhì)可作為分立組件駐留在遠(yuǎn)程站、基站或服務(wù)器中。
[0053]還注意到，本文任何示例性實(shí)施例中描述的操作步驟被描述是為了提供示例和討論。所描述的操作可按除了所示順序以外的各種不同順序執(zhí)行。而且，在單個操作步驟中描述的操作實(shí)際上可在多個不同步驟中執(zhí)行。另外，在示例性實(shí)施例中討論的一個或多個操作步驟可被組合。應(yīng)理解，如對本領(lǐng)域技術(shù)人員顯而易見地，在流程圖中解說的操作步驟可進(jìn)行各種不同的修改。本領(lǐng)域技術(shù)人員還將理解，可使用各種不同技術(shù)中的任何一種來表示信息和信號。例如，貫穿上面描述始終可能被述及的數(shù)據(jù)、指令、命令、信息、信號、位(比特)、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合來表不O
[0054]提供對本公開的先前描述是為使得本領(lǐng)域任何技術(shù)人員皆能夠制作或使用本公開。對本公開的各種修改對本領(lǐng)域技術(shù)人員來說都將是顯而易見的，且本文中所定義的普適原理可被應(yīng)用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例和設(shè)計，而是應(yīng)被授予與本文中所公開的原理和新穎特征一致的最廣義的范圍。
【主權(quán)項】
1.一種金屬氧化物半導(dǎo)體(MOS)器件，包括: 具有第一 n型金屬或P型金屬功函數(shù)的第一材料； 包括所述第一材料的第一柵極； 包括所述第一材料的第二柵極； 位于所述第一柵極和所述第二柵極之間且包括具有與所述第一材料相反的功函數(shù)的第二材料的虛柵極；以及 在每個柵極下面的柵極電介質(zhì)，所述柵極電介質(zhì)包括大于約十八(18)的介電常數(shù)(k) ο2.如權(quán)利要求1所述的MOS器件，其特征在于，所述第一材料包括具有η型金屬功函數(shù)的材料。3.如權(quán)利要求2所述的MOS器件，其特征在于，所述第二材料包括具有P型金屬功函數(shù)的材料。4.如權(quán)利要求1所述的MOS器件，其特征在于，所述第一材料包括具有P型金屬功函數(shù)的材料。5.如權(quán)利要求4所述的MOS器件，其特征在于，所述第二材料包括具有η型金屬功函數(shù)的材料。6.如權(quán)利要求1所述的MOS器件，其特征在于，進(jìn)一步包括第二MOS器件以形成互補(bǔ)MOS器件(CMOS)，所述第二 MOS器件包括: 包括所述第二材料的第三柵極； 包括所述第二材料的第四柵極；以及 位于所述第三柵極和所述第四柵極之間且包括所述第二材料的第二虛柵極。7.如權(quán)利要求6所述的MOS器件，其特征在于，進(jìn)一步包括在所述第一MOS器件和所述第二 MOS器件之間的淺溝槽隔離(STI)。8.如權(quán)利要求1所述的MOS器件，其特征在于，所述虛柵極位于所述柵極電介質(zhì)上并且在所述虛柵極下面不存在隔離注入?yún)^(qū)劃。9.如權(quán)利要求1所述的MOS器件，其特征在于，所述MOS器件是基本平面的器件。10.如權(quán)利要求1所述的MOS器件，其特征在于，所述MOS器件是基于鰭的場效應(yīng)晶體管(FinFET)器件。11.如權(quán)利要求1所述的MOS器件，其特征在于，所述MOS器件集成在半導(dǎo)體管芯中。12.如權(quán)利要求1所述的MOS器件，其特征在于，進(jìn)一步包括其中集成有所述MOS器件的設(shè)備，所述設(shè)備選自下組:機(jī)頂盒、娛樂單元、導(dǎo)航設(shè)備、通信設(shè)備、固定位置數(shù)據(jù)單元、移動位置數(shù)據(jù)單元、移動電話、蜂窩電話、計算機(jī)、便攜式計算機(jī)、臺式計算機(jī)、個人數(shù)字助理(PDA)、監(jiān)視器、計算機(jī)監(jiān)視器、電視機(jī)、調(diào)諧器、無線電、衛(wèi)星無線電、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、數(shù)字視頻播放器、視頻播放器、數(shù)字視頻碟(DVD)播放器、以及便攜式數(shù)字視頻播放器。13.一種金屬氧化物半導(dǎo)體(MOS)器件，包括: 具有第一 n型金屬或P型金屬功函數(shù)的第一裝置； 包括所述第一裝置的第一柵極裝置； 包括所述第一裝置的第二柵極裝置； 位于所述第一柵極裝置和所述第二柵極裝置之間且包括具有與所述第一裝置相反的功函數(shù)的第二裝置的虛柵極裝置；以及 在每個柵極裝置下面的柵極電介質(zhì)，所述柵極電介質(zhì)包括大于約十八(18)的介電常數(shù)(k)。14.一種形成金屬氧化物半導(dǎo)體(MOS)器件的方法，包括: 提供具有第一 n型金屬或P型金屬功函數(shù)的第一材料； 在有源區(qū)上形成柵極電介質(zhì)，所述柵極電介質(zhì)包括大于約十八(18)的介電常數(shù)(k); 在所述柵極電介質(zhì)上形成包括所述第一材料的第一柵極； 在所述柵極電介質(zhì)上形成包括所述第一材料的第二柵極； 在所述柵極電介質(zhì)上形成虛柵極，所述虛柵極包括具有與第一材料相反的功函數(shù)的第二材料；以及 在所述第一柵極和所述第二柵極之間放置包括具有與所述第一材料相反的功函數(shù)的第二材料的所述虛柵極。15.如權(quán)利要求14所述的方法，其特征在于，形成所述虛柵極包括在不存在隔離注入?yún)^(qū)劃的位置中形成所述虛柵極。16.如權(quán)利要求14所述的方法，其特征在于，形成所述柵極電介質(zhì)包括形成具有約為二十到二十五(20-25)的介電常數(shù)的所述柵極電介質(zhì)。17.如權(quán)利要求14所述的方法，其特征在于，所述第一材料包括具有η型金屬功函數(shù)的材料，且所述第二材料包括具有P型金屬功函數(shù)的材料。18.如權(quán)利要求17所述的方法，其特征在于，進(jìn)一步包括將所述第二柵極連接至接地。19.如權(quán)利要求17所述的方法，其特征在于，進(jìn)一步包括靠近所述第二柵極形成所述源極。20.如權(quán)利要求14所述的方法，其特征在于，所述第一材料包括具有P型金屬功函數(shù)的材料，且所述第二材料包括具有η型金屬功函數(shù)的材料。21.如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包括將所述第二柵極連接至電壓源。22.如權(quán)利要求20所述的方法，其特征在于，進(jìn)一步包括靠近所述第二柵極形成所述源極。23.如權(quán)利要求14所述的方法，其特征在于，進(jìn)一步包括隨所述第一MOS器件形成第二MOS器件以形成CMOS器件。24.如權(quán)利要求23所述的方法，其特征在于，形成所述第二MOS器件包括在所述第二MOS器件內(nèi)形成虛柵極。
【專利摘要】在詳細(xì)描述中所公開的各實(shí)施例包括具有由虛柵極分隔的連續(xù)有源區(qū)的金屬氧化物半導(dǎo)體(MOS)隔離方案。MOS器件包括有源區(qū)，該有源區(qū)由具有被描述為n型金屬或p型金屬的功函數(shù)的材料形成。使用具有相似功函數(shù)的材料在該有源區(qū)上形成有源組件。通過將虛柵極置于各有源組件之間來實(shí)現(xiàn)隔離。虛柵極由相對于有源區(qū)的材料而言具有相反功函數(shù)的材料制造。例如，如果有源區(qū)是p型金屬材料，則虛柵極將由n型金屬制造，反之亦然。
【IPC分類】H01L21/765, H01L21/8238, H01L27/02
【公開號】CN105009275
【申請?zhí)枴緾N201480013153
【發(fā)明人】B·楊, X·李, P·齊達(dá)姆巴蘭姆
【申請人】高通股份有限公司
【公開日】2015年10月28日
【申請日】2014年3月10日
【公告號】US20140264610, WO2014159160A1