半導(dǎo)體器件及制造半導(dǎo)體器件的方法
【專利說明】半導(dǎo)體器件及制造半導(dǎo)體器件的方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2013年3月13日提交的日本在先專利申請JP2013-050141的權(quán)益,其全部內(nèi)容通過引用的方式合并于本文中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及具有將半導(dǎo)體芯片層疊在配線基板上的構(gòu)造的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
【背景技術(shù)】
[0004]引用列表
[0005]專利文獻(xiàn)1:日本未經(jīng)審查的專利申請公開第2002-26171號
[0006]專利文獻(xiàn)2:日本未經(jīng)審查的專利申請公開第2010-161419號
[0007]專利文獻(xiàn)3:日本未經(jīng)審查的專利申請公開第H10-335547號。
[0008]近年來,用作計(jì)算機(jī)及移動電話等的微處理器的半導(dǎo)體芯片(IC(集成電路)芯片)的速度與功能日益增強(qiáng)。于是,存在的趨勢是增加端子數(shù)量,由此縮小端子之間的間距。通常地,按照陣列的方式在IC芯片的底面上布置有許多端子部。
[0009]由于這種IC芯片上的端子部之間的間距與形成在被稱為“主板”的電路板上的連接端子之間的間距具有很大的差異,所以難以在主板上安裝IC芯片。
[0010]因此,為了將IC芯片連接到主板,形成包括配線基板以及安裝在配線基板上的IC芯片等的結(jié)構(gòu)(被稱為"半導(dǎo)體封裝〃),并且將配線基板安裝在(連接到)主板上。因而,IC芯片經(jīng)由配線基板連接到主板。
[0011]上述配線基板的示例可以包括所謂的無芯型基板,該無芯型基板由通過層積法層積多個絕緣層與多個配線層而形成的層疊體構(gòu)成,且不包括芯層(芯基板)(例如,參照上述專利文獻(xiàn)I和2)。由于這種無芯式配線基板不包括芯基板,因此減小了無芯式配線基板中的整個配線長度,以減小高頻信號的傳輸損耗。于是,允許IC芯片高速運(yùn)行。
[0012]在上述配線基板中,各個配線層經(jīng)由各自的過孔彼此連接,并且針對每個配線層設(shè)置與過孔連接的多個焊盤區(qū)。
[0013]在上述半導(dǎo)體封裝中,期望進(jìn)一步減小尺寸,并進(jìn)一步增加操作速度及密度,并相應(yīng)地期望減小寄生電感及增加對信號線阻抗的控制的精確度。
[0014]在目前情況下,在配線基板的相同配線層中執(zhí)行阻抗控制。在這種情況下,阻抗控制由帶狀線(stripline)或微帶狀線(microstripline)執(zhí)行。
[0015]在進(jìn)一步增加傳輸信號頻率并例如將1GHz以上的信號從半導(dǎo)體封裝傳輸?shù)街靼宓那闆r下,由于阻抗的影響,傳輸大多被限制在與配線基板的配線層不同的BGA(球柵陣列)部。
[0016]在目前情況下,不能將傳輸信號頻率增加到約1GHz ;因此,對BGA部的阻抗控制不被認(rèn)為是重要的。
[0017]作為能夠?qū)崿F(xiàn)對BGA部的阻抗控制的構(gòu)造,例如,上述專利文獻(xiàn)3披露了將具有PTH(鍍通孔)的隔片夾在BGA表面與主板之間的構(gòu)造(參照專利文獻(xiàn)3中的圖4和圖5等)。在每個PTH中,銅配線形成為覆蓋BGA部中的焊料球的外周,并且銅配線的使用能夠?qū)崿F(xiàn)對BGA部的阻抗控制。
【發(fā)明內(nèi)容】
[0018]技術(shù)問題
[0019]然而,在專利文獻(xiàn)3說明的技術(shù)中,當(dāng)將半導(dǎo)體封裝連接到作為主板的電路板時,需要執(zhí)行三個組件的對準(zhǔn),即,半導(dǎo)體封裝、PTH、及電路板的對準(zhǔn)。
[0020]由于對準(zhǔn)點(diǎn)的數(shù)量增多,因此,對不準(zhǔn)的可能性增大,以導(dǎo)致產(chǎn)率下降。
[0021]期望實(shí)現(xiàn)對BGA部的阻抗控制的同時增加產(chǎn)率。
[0022]問題的解決方案
[0023]一些實(shí)施例涉及一種半導(dǎo)體器件,該半導(dǎo)體裝置包括:所述半導(dǎo)體器件的表面上的多個焊料球;以及與所述多個焊料球中的第一焊料球相關(guān)的保持體,其用于使所述第一焊料球與所述多個焊料球中的至少第二焊料球分離。所述保持體包括:導(dǎo)電部;以及絕緣部,其被構(gòu)造成覆蓋所述導(dǎo)電部。在一些實(shí)施例中,所述保持體具有環(huán)形形狀。
[0024]在一些實(shí)施例中,所述半導(dǎo)體器件還包括配線基板,其中,所述半導(dǎo)體器件的所述表面是所述配線基板的第一表面。所述半導(dǎo)體器件可以進(jìn)一步包括與所述配線基板電連接的半導(dǎo)體芯片。在一些實(shí)施例中,所述半導(dǎo)體芯片安裝在所述半導(dǎo)體器件的與所述第一表面相對的第二表面上。在一些實(shí)施例中,所述配線基板是包括多個層的層疊結(jié)構(gòu)。所述多個層可包括至少一個絕緣層及至少一個配線層。在一些實(shí)施例中,所述至少一個絕緣層與所述至少一個配線層可交替。
[0025]在一些實(shí)施例中,所述配線基板是第一配線基板,并且所述半導(dǎo)體器件還包括與所述第一配線基板電連接的第二配線基板。
[0026]在一些實(shí)施例中,所述第二配線基板通過至少一個金屬柱電連接到所述第一配線基板。在其他實(shí)施例中,所述第二配線基板通過與所述第一配線基板的所述第一表面上的所述多個焊料球不同的至少一個焊料球電連接到所述第一配線基板。與所述第一配線基板的所述第一表面上的所述多個焊料球不同的所述至少一個焊料球可位于所述半導(dǎo)體器件的與所述第一表面相對的第二表面上。
[0027]在一些實(shí)施例中,所述第二配線基板通過與所述第一配線基板的所述第一表面上的所述多個焊料球不同的至少一個焊料球以及通過至少一個金屬柱電連接到所述第一配線基板。
[0028]在一些實(shí)施例中,所述半導(dǎo)體器件包括與所述保持體相關(guān)的接地端子,其中,所述保持體的所述導(dǎo)電部與所述接地端子電連接。
[0029]在一些實(shí)施例中,所述保持體的所述導(dǎo)電部包括導(dǎo)電樹脂。
[0030]在一些實(shí)施例中,所述保持體的所述絕緣部包括絕緣樹脂。
[0031]在一些實(shí)施例中,所述保持體是多個所述保持體中的第一保持體,所述多個保持體中的每者與所述多個焊料球中的各個焊料球相關(guān)。
[0032]一些實(shí)施例涉及一種制造半導(dǎo)體器件的方法。所述方法包括:在配線基板的表面上形成多個保持體,每個所述保持體包括導(dǎo)電部及覆蓋所述導(dǎo)電部的絕緣部,每個所述保持體形成開口部;以及在由每個所述保持體形成的所述開口部中形成焊料球。
[0033]在一些實(shí)施例中,在所述配線基板的所述表面上形成所述多個保持體的步驟包括:通過使用導(dǎo)電樹脂的注射成型來形成每個所述保持體的所述導(dǎo)電部;以及在形成所述導(dǎo)電部之后,通過使用絕緣樹脂的注射成型來形成每個所述保持體的所述絕緣部。在其他實(shí)施例中,在所述配線基板的所述表面上形成所述多個保持體的步驟包括:形成每個所述保持體的所述絕緣部的第一部分,所述絕緣部的所述第一部分包括凹槽部;在所述凹槽部中形成每個所述保持體的所述導(dǎo)電部;以及形成每個所述保持體的所述絕緣部的第二部分,以覆蓋所述凹槽部中的所述導(dǎo)電部。
[0034]發(fā)明的有益效果
[0035]在本發(fā)明的上述實(shí)施例中,形成在BGA表面上的保持體包括形成為使將焊料球彼此分離的導(dǎo)電部;因此,通過導(dǎo)電部的使用,實(shí)現(xiàn)了對BGA表面的阻抗控制。
[0036]在此基礎(chǔ)上,在根據(jù)本發(fā)明的上述實(shí)施例的半導(dǎo)體器件中,具有形成有保持體的BGA表面的第一配線基板形成為與電路板連接;因此,在將半導(dǎo)體器件與電路板相連時的對準(zhǔn)過程中,僅需執(zhí)行兩個組件的對準(zhǔn),即,半導(dǎo)體器件及電路板的對準(zhǔn)。
[0037]因此,在實(shí)現(xiàn)阻抗控制的同時可實(shí)現(xiàn)產(chǎn)率的增加。
[0038]應(yīng)理解,上述一般性說明以及下面的詳細(xì)說明均是示例性的,并旨在提供所要求的技術(shù)的進(jìn)一步解釋。
【附圖說明】
[0039]圖1是根據(jù)第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的說明性示圖。
[0040]圖2是構(gòu)成BGA的焊料球的直徑差的說明性示圖。
[0041]圖3是直徑差的容許范圍的說明性示圖。
[0042]圖4是用于說明制造半導(dǎo)體的方法的簡要流程的示例的示圖。
[0043]圖5是用于說明制造半導(dǎo)體的方法的簡要流程的其他示例的示圖。
[0044]圖6是形成保持體的第一種方法的說明性示圖。
[0045]圖7是形成保持體的第二種方法的說明性示圖。
[0046]圖8是形成保持體的第三種方法的說明性示圖。
[0047]圖9是示出具有PoP構(gòu)造的半導(dǎo)體器件的構(gòu)造示例的示圖。
[0048]圖10是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的截面構(gòu)造的示圖。
[0049]圖11是形成金屬柱的方法的說明性示圖。
[0050]圖12是示出形成金屬柱的位置的其他示例的示圖。
[0051]圖13是示出形成金屬柱的位置的其他示例的示圖。
[0052]圖14是將金屬柱形成在BGA表面上的變形示例的說明性示圖。
[0053]圖15是保持體的構(gòu)造的變形示例的說明性示圖。
[0054]圖16是例示不具有保持體的構(gòu)造的示圖。
【具體實(shí)施方式】
[0055]以下,將說明本發(fā)明的一些實(shí)施例。
[0056]注意,將按下面的順序給出說明。
[0057]1.第一實(shí)施例
[0058]1-1.半導(dǎo)體器件的構(gòu)造
[0059]1-2.制造半導(dǎo)體器件的方法
[0060]1-3.第一實(shí)施例的小結(jié)
[0061]2.第二實(shí)施例