抗泄漏的rram/mim結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種抗泄漏的RRAM/M頂結(jié)構(gòu)。
【背景技術(shù)】
[0002] 本發(fā)明涉及具有電阻式隨機(jī)存取存儲(chǔ)器或金屬-絕緣體-金屬電容器的集成電路 器件及其制造和操作方法。
[0003] 電阻式隨機(jī)存取存儲(chǔ)器（RRAM)具有結(jié)構(gòu)簡(jiǎn)單、操作電壓低、速度高、耐久性好以 及CMOS工藝兼容性的特征。RRAM是為傳統(tǒng)閃存提供尺寸縮小替代物的一種有前景的替代 選擇，并且在諸如光盤和非易失性存儲(chǔ)器陣列的器件中有廣泛應(yīng)用。
[0004] RRAM單元在能夠被誘導(dǎo)以經(jīng)歷相變的材料層內(nèi)存儲(chǔ)數(shù)據(jù)?？稍谡麄€(gè)或部分該層中 誘導(dǎo)相變以在高電阻狀態(tài)和低電阻狀態(tài)之間轉(zhuǎn)換?？刹樵冸娮锠顟B(tài)并且電阻狀態(tài)可被理解 為表示"〇"或"1"。
[0005] 在常見(jiàn)的RRAM單元中，數(shù)據(jù)存儲(chǔ)層包括非晶金屬氧化物。一旦施加足夠的電壓， 則在數(shù)據(jù)存儲(chǔ)層兩端誘導(dǎo)形成金屬橋，這導(dǎo)致低電阻狀態(tài)。金屬橋可以被中斷并且通過(guò)施 加使整個(gè)或部分金屬結(jié)構(gòu)熔化或分解的短高電流密度脈沖可恢復(fù)高電阻狀態(tài)。數(shù)據(jù)存儲(chǔ)層 快速冷卻并且保持在高電阻狀態(tài)，直到再次誘導(dǎo)低電阻狀態(tài)。通常在前段制程（FEOL)處理 之后形成RRAM單元。在常見(jiàn)的設(shè)計(jì)中，RRAM單元陣列形成在金屬互連層對(duì)之間。

【發(fā)明內(nèi)容】

[0006] 為了解決現(xiàn)有技術(shù)中存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了 一種集成電路 器件，包括：金屬-絕緣體-金屬結(jié)構(gòu)，包括介于頂部導(dǎo)電層和底部導(dǎo)電層之間的第一介電 層；其中，所述第一介電層包括：外圍區(qū)域，鄰近所述第一介電層的邊緣，其中，通過(guò)蝕刻已 切除所述第一介電層；和中心區(qū)域，被所述外圍區(qū)域圍繞；頂部導(dǎo)電層，鄰近所述第一介電 層的中心區(qū)域并且位于所述第一介電層的中心區(qū)域的上方；底部導(dǎo)電層，鄰近所述第一介 電層的中心區(qū)域并且位于所述第一介電層的中心區(qū)域的下方；以及其中，所述底部導(dǎo)電層 不鄰近所述第一介電層的外圍區(qū)域。
[0007] 在上述集成電路器件中，所述第一介電層和所述頂部導(dǎo)電層共同延伸。
[0008] 在上述集成電路器件中，額外的介電層位于所述外圍區(qū)域中的所述底部導(dǎo)電層和 所述第一介電層之間。
[0009] 在上述集成電路器件中，所述底部導(dǎo)電層被沿著所述頂部導(dǎo)電層的邊緣切除為與 所述頂部導(dǎo)電層齊平。
[0010] 在上述集成電路器件中，所述底部導(dǎo)電層比所述第一介電層具有較小的橫向延伸 并且沒(méi)有橫向延伸到所述外圍區(qū)域中的所述第一介電層的下方。
[0011] 在上述集成電路器件中，所述第一介電層覆蓋所述底部導(dǎo)電層的上表面和邊緣表 面。
[0012] 在上述集成電路器件中，所述金屬-絕緣體_金屬結(jié)構(gòu)是電阻式隨機(jī)存取存儲(chǔ)器 (RRAM)單元的一部分。
[0013] 在上述集成電路器件中，所述第一介電層在所述中心區(qū)域中不比在所述外圍區(qū)域 中更薄。
[0014] 根據(jù)本發(fā)明的另一方面，還提供了一種集成電路器件，包括：襯底；金屬-絕緣 體-金屬（M頂）結(jié)構(gòu)，形成在所述襯底的上方，所述M頂結(jié)構(gòu)是電阻式隨機(jī)存取存儲(chǔ)器 (RRAM)單元或M頂電容器；其中，所述M頂結(jié)構(gòu)包括底電極、第一介電層和頂電極；所述底 電極和所述頂電極之間具有最小距離；所述第一介電層設(shè)置在所述底電極和所述頂電極之 間，其中，所述底電極和所述頂電極通過(guò)所述最小距離間隔開(kāi)；以及所述底電極和所述頂電 極被配置為從所述頂電極的周界上的任意點(diǎn)開(kāi)始持續(xù)到所述底電極的最短路徑基本大于 所述最小距離。
[0015] 在上述集成電路器件中，從所述頂電極的周界上的任意點(diǎn)開(kāi)始持續(xù)到所述底電極 的最短路徑穿過(guò)第二介電層，所述第二介電層在從所述頂電極到所述底電極的所述最短路 徑上不存在。
[0016] 在上述集成電路器件中，所述底電極和所述頂電極遮蔽所述襯底的同一區(qū)域。
[0017] 在上述集成電路器件中，所述底電極比所述第一介電層或所述頂電極遮蔽所述襯 底的更小區(qū)域。
[0018] 在上述集成電路器件中，所述第一介電層覆蓋所述底電極的側(cè)壁。
[0019] 在上述集成電路器件中，所述第一介電層的厚度沒(méi)有明顯地變化。
[0020] 根據(jù)本發(fā)明的又一方面，還提供了一種制造集成電路器件的方法，包括：在襯底上 形成接觸件；在所述接觸件上方形成一個(gè)或多個(gè)底電極層；在所述一個(gè)或多個(gè)底電極層上 方形成第一介電層，其中，所述第一介電層包括：中心介電區(qū)域，至少與所述底電極層的上 表面直接接觸；外部介電區(qū)域，與所述底電極層間隔開(kāi)；和外圍介電區(qū)域，連接所述中心介 電區(qū)域和所述外部介電區(qū)域，其中，所述外圍介電區(qū)域與所述底電極層間隔開(kāi)；在所述第 一介電層上方共形地形成一個(gè)或多個(gè)頂電極層，其中，所述一個(gè)或多個(gè)頂電極層包括分別 直接位于所述中心介電區(qū)域、所述外部介電區(qū)域和所述外圍介電區(qū)域之上的中心頂電極區(qū) 域、外部頂電極區(qū)域和外圍頂電極區(qū)域；以及圖案化所述一個(gè)或多個(gè)頂電極層和所述第一 介電層，以形成具有圖案化的頂電極和圖案化的第一電介質(zhì)的單元，其中，所述圖案化去除 了所述外部頂電極和外部介電區(qū)域而在適當(dāng)位置處留下了所述中心頂電極區(qū)域和所述外 圍頂電極區(qū)域及所述中心介電區(qū)域和所述外圍介電區(qū)域。
[0021] 在上述方法中，還包括：在形成所述第一介電層之前，在所述一個(gè)或多個(gè)底電極層 的上方形成額外的介電層；以及圖案化所述額外的介電層以形成圖案化的額外的介電層， 所述圖案化的額外的介電層在所述一個(gè)或多個(gè)底電極層的中心區(qū)域的上方具有開(kāi)口；其 中，形成所述第一介電層在所述圖案化的額外的介電層中的所述開(kāi)口的上方形成所述中心 介電區(qū)域。
[0022] 在上述方法中，：圖案化所述額外的介電層留下位于所述一個(gè)或多個(gè)底電極層的 外圍區(qū)域上方的所述圖案化的介電層；以及形成所述第一介電層在所述底電極層的所述中 心區(qū)域和所述外圍區(qū)域之上分別直接形成所述中心介電區(qū)域和所述外圍介電區(qū)域。
[0023] 在上述方法中，還包括：在形成所述第一介電層之前，圖案化所述一個(gè)或多個(gè)底電 極層，其中，圖案化所述一個(gè)或多個(gè)底電極層使得所述介電區(qū)域的下面不存在所述一個(gè)或 多個(gè)底電極層。
[0024] 在上述方法中，所述圖案化包括：在所述一個(gè)或多個(gè)頂電極層上方形成掩模；通 過(guò)所述掩模中的開(kāi)口蝕刻穿所述一個(gè)或多個(gè)頂電極層；以及使用相同的掩模蝕刻穿所述第 一介電層。
[0025] 在上述方法中，所述圖案化還包括：使用用于蝕刻穿所述一個(gè)或多個(gè)頂電極層和 所述第一介電層的所述相同的掩模來(lái)蝕刻穿所述一個(gè)或多個(gè)底電極層。
【附圖說(shuō)明】
[0026] 當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各方面。 應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，沒(méi)有按比例繪制各種部件。實(shí)際上，為了清楚地討 論，各種部件的尺寸可以被任意增加或減少。
[0027] 圖1根據(jù)本發(fā)明提供的第一組實(shí)施例示出了提供實(shí)例的集成電路器件。
[0028] 圖2是圖1的一部分的擴(kuò)展圖。
[0029] 圖3根據(jù)本發(fā)明提供的第二組實(shí)施例示出了提供實(shí)例的集成電路器件。
[0030] 圖4是圖3的一部分的擴(kuò)展圖。
[0031] 圖5是一種方法的流程圖，該方法是根據(jù)本發(fā)明的一些實(shí)施例的實(shí)例。
[0032] 圖6和圖7A示出了根據(jù)圖5中的工藝開(kāi)始制造的器件，其可以是圖1的器件或圖 3的器件。
[0033] 圖7B至圖7C示出了底電極的替代結(jié)構(gòu)并且提供了圖1的器件所表示的一組實(shí)施 例或圖3的器件所表TK的一組實(shí)施例中的可選實(shí)施例。
[0034] 圖8至圖11示出了根據(jù)圖5的方法經(jīng)歷進(jìn)一步處理的圖1的器件。
[0035] 圖12至圖15示出了根據(jù)圖5的方法經(jīng)歷進(jìn)一步處理的圖3的器件.
【具體實(shí)施方式】
[0036] 以下公開(kāi)內(nèi)容提供了多種不同的實(shí)施例或?qū)嵗?，用于?shí)現(xiàn)本發(fā)明的不同部件。以 下描述部件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不旨在限制本發(fā)明。 例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件以 直接接觸的方式形成的實(shí)施例，也可以包括其中可以在第一部件和第二部件之間形成額外 的部件使得第一部件和第二部件不可以直接接觸的實(shí)施例。另外，本發(fā)明可以在各種實(shí)例 中重復(fù)參考標(biāo)號(hào)和/或字符。這種重復(fù)用于簡(jiǎn)化和清楚，并且其本身不表示所述多個(gè)實(shí)施 例和/或配置之間的關(guān)系。
[0037] 此外，本文中可使用諸如"在…之下"、"在…下面"、"下面的"、"在…之上"、以及 "上面的"等的空間相對(duì)位置術(shù)語(yǔ)，以便于描述如圖中所示的一個(gè)元件或部件與另一個(gè)（或 另一些）元件或部件的關(guān)系。應(yīng)當(dāng)理解，除圖中所示的方位之外，空間關(guān)系術(shù)語(yǔ)旨在包括器 件在使用或操作中的不同方位。裝置可以以其他方式定位（旋轉(zhuǎn)90度或在其他方位），并 且因此對(duì)本文中使用的空間相對(duì)位置描述符作相應(yīng)地同樣的解釋。
[0038] 已經(jīng)注意到，通過(guò)蝕刻可以損壞或污染RRAM電介質(zhì)并且這可導(dǎo)致電