側(cè)壁式存儲器單元的制作方法
【專利說明】側(cè)壁式存儲器單元
[0001]相關(guān)串請案的交叉參考
[0002]本申請案主張2013年3月13日申請的第61/780，249號美國臨時申請案的權(quán)益，所述申請案全文并入本文中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及可編程存儲器單元，例如，涉及具有側(cè)壁式配置的非易失性存儲器單元(例如，橋接隨機存取(CBRAM)存儲器單元、基于氧空位的電阻性RAM(ReRAM)單元及相變存儲器(PCM)單元)。
【背景技術(shù)】
[0004]例如導(dǎo)電橋接存儲器(CBRAM)及電阻性RAM (ReRAM)單元的電阻性存儲器單元為提供優(yōu)于常規(guī)快閃存儲器單元的尺寸縮放及成本優(yōu)勢的新類型的非易失性存儲器單元。CBRAM是基于固態(tài)電解質(zhì)內(nèi)的離子的物理重新定位。CBRAM存儲器單元可由兩個固態(tài)金屬電極組成，一者相對惰性(例如，鎢)，另一者電化學(xué)活性(例如，銀或銅)，所述兩個固態(tài)金屬電極通過非導(dǎo)電材料的薄層或膜而彼此分離。CBRAM單元通過跨所述非導(dǎo)電膜施加偏置電壓而產(chǎn)生跨所述非導(dǎo)電膜的可編程導(dǎo)電細絲。所述導(dǎo)電細絲可由單一或非常少的納米級離子形成。所述非導(dǎo)電膜可稱為電解質(zhì)，這是因為其通過非常類似于電池中的氧化/還原過程而提供所述導(dǎo)電細絲跨所述膜的傳播。在ReRAM單元中，傳導(dǎo)通過絕緣體中的空位鏈的產(chǎn)生而發(fā)生。所述細絲/空位鏈的產(chǎn)生會形成接通狀態(tài)(電極之間的高傳導(dǎo))，而所述細絲/空位鏈的溶解為(例如)通過以焦耳(Joule)加熱電流施加類似極性或以較小電流施加相反極性，以將電解質(zhì)/絕緣體回復(fù)返回到其非導(dǎo)電關(guān)閉狀態(tài)。在本發(fā)明中，為了簡單起見將CBRAM單元的電解質(zhì)膜、層或區(qū)域及ReRAM單元的絕緣體膜、層或區(qū)域都稱為“電解質(zhì)”。
[0005]多種材料已經(jīng)證實可用于電阻性存儲器單元，包括電解質(zhì)及電極兩者。一個實例為基于Cu/S1x的單元，其中Cu為活性金屬源電極且S1x為電解質(zhì)。
[0006]電阻性存儲器單元面對的一個共同問題為接通狀態(tài)保持，即尤其在存儲器零件通常能承受的高溫(例如，85C/125C)下導(dǎo)電路徑(細絲或空位鏈)為穩(wěn)定的能力。
[0007]圖1展示常規(guī)CBRAM單元1A，其具有布置于底電極12 (例如，鎢)上方的頂電極10 (例如，銅)，其中電解質(zhì)或中間電極14 (例如，S12)經(jīng)布置于所述頂電極與所述底電極之間。當偏置電壓施加到單元IA時導(dǎo)電細絲18穿過電解質(zhì)14從底電極12傳播到頂電極10。此結(jié)構(gòu)具有各種潛在限制或缺點。例如，用于細絲形成的有效橫截面區(qū)域(在本文中可稱為“局限區(qū)”或“細絲形成區(qū)域”，指示為Aff)相對大且無局限，使細絲形成區(qū)域易受外在缺陷影響。此外，多細絲根形成可能歸因于相對大區(qū)域，其可導(dǎo)致較弱(較不堅固)細絲。一般來說，細絲形成區(qū)域Aff的直徑或?qū)挾?指示為“X”)與從底電極12到頂電極10的細絲傳播距離(在此情況中為電解質(zhì)14的厚度，指示為“y”)之間的比率越大，多根細絲形成的機會就越大。此外，大電解質(zhì)體積包圍細絲，所述大電解體積為細絲提供擴散路徑且因此可能會提供不佳的保持。因此，限制其中形成導(dǎo)電路徑的電解質(zhì)材料的體積可歸因于空間局限而提供更堅固的細絲?？赏ㄟ^縮小底電極12與電解質(zhì)14之間接觸的區(qū)域而限制其中形成導(dǎo)電路徑的電解質(zhì)材料的體積。
[0008]如本文中所使用，“導(dǎo)電路徑”是指導(dǎo)電細絲(例如，在CBRAM單元中)、空位鏈(例如，在基于氧空位的ReRAM單元中)或用于連接非易失性存儲器單元的電極的任何其它類型的導(dǎo)電路徑(通常通過布置于電極之間的電解質(zhì)層或區(qū)域)。如本文中所使用，“電解質(zhì)層”或“電解質(zhì)區(qū)域”是指導(dǎo)電路徑通過其傳播的底電極與頂電極之間的電解質(zhì)/絕緣體/存儲器層或區(qū)域。
[0009]圖2展示CBRAM單元形成的某些原理。導(dǎo)電路徑18可橫向形成且增長或形成支鏈到多個平行路徑。此外，導(dǎo)電路徑的位置可隨著每一編程/擦除循環(huán)而改變。這可導(dǎo)致臨界切換性能、可變性、高溫保持問題及/或較差的切換持久性。已展示限制切換體積以使操作獲益。這些原理均等應(yīng)用到ReRAM及CBRAM單元。對于這些技術(shù)的采用的主要障礙為切換均勻性。
[0010]圖3A及3B展示用于CBRAM單元的實例已知底電極配置IB (例如，具有一晶體管、一電阻性存儲器元件(ITlR)架構(gòu))的示意圖及電子顯微鏡圖像。在此實例中，底電極12為圓柱形通孔，例如，具有Ti/TiN襯料的鎢填充通孔。頂接觸件及/或陽極20可如所示的連接到頂電極10。底電極12可提供(例如)可導(dǎo)致上文所論述的問題或缺點中的一或多者的約30，OOOnm2的相對大細絲形成區(qū)域A FF。

【發(fā)明內(nèi)容】

[0011]—些實施例提供存儲器單元(例如，CBRAM、ReRAM或PCM單元)及形成此類存儲器單元的方法，所述存儲器單元具有鄰近水平延伸的底電極非水平(例如，垂直或以其它方法非水平)延伸的傾斜或頂電極側(cè)壁，其中電解質(zhì)布置于其之間且界定用于在水平延伸底電極與非水平延伸頂電極側(cè)壁之間的細絲形成的導(dǎo)電路徑。在一些實施例中，頂電極側(cè)壁可具有圍繞底電極的外部周邊延伸的環(huán)形形狀。與常規(guī)水平堆疊電極-電解質(zhì)-電極存儲器單元結(jié)構(gòu)相比，此布置可提供減小的細絲形成區(qū)域Aff。
[0012]根據(jù)一個實施例，一種側(cè)壁式存儲器單元(例如，CBRAM、ReRAM或PCM單元)包括底電極、界定側(cè)壁的頂電極層及布置于所述底電極層與所述頂電極層之間的電解質(zhì)層，使得經(jīng)由所述電解質(zhì)層在所述底電極與所述頂電極側(cè)壁之間界定導(dǎo)電路徑，其中所述底電極層相對于水平襯底大致水平延伸且所述頂電極側(cè)壁相對于所述水平襯底非水平延伸，使得當正偏置電壓施加到所述單元時，導(dǎo)電路徑在所述底電極與所述頂電極側(cè)壁之間的非垂直方向(例如，大致水平方向或其它非垂直方向)中增長。
[0013]根據(jù)另一實施例，一種形成側(cè)壁式電阻性存儲器單元的方法包括:在水平延伸襯底上方沉積底電極層；在所述底電極層上方形成掩模層；圖案化所述底電極層及所述掩模層以界定底電極及掩模區(qū)域；沉積電解質(zhì)層；及形成頂電極使得所述頂電極的側(cè)壁相對于所述水平襯底非水平延伸，其中所述電極層布置于所述底電極與所述頂電極層側(cè)壁之間。
【附圖說明】
[0014]參考圖式在下文中論述實例實施例，其中:
[0015]圖1展示實例常規(guī)CBRAM單元；
[0016]圖2展示CBRAM單元形成的某些原理；
[0017]圖3A及3B展示實例已知CBRAM單元配置的示意圖及電子顯微鏡圖像；
[0018]圖4A到4C展示用于形成(例如)根據(jù)一個實施例可體現(xiàn)為CBRAM或ReRAM單元的側(cè)壁式存儲器單元的底(或內(nèi)部)電極、電解質(zhì)切換層及頂(或外部)電極的實例過程；
[0019]圖5為如本文中所揭示而形成的實例存儲器單元結(jié)構(gòu)的放大圖以根據(jù)一些實施例說明有效細絲形成區(qū)域或?qū)щ娐窂襟w積；
[0020]圖6A到6D說明根據(jù)一個實例實施例的用于圖案化頂電極層且形成用于側(cè)壁式存儲器單元的頂金屬接觸件的技術(shù)；
[0021]圖7A到7C說明根據(jù)另一實例實施例的用于圖案化頂電極層且形成用于側(cè)壁式存儲器單元的頂金屬接觸件的另一技術(shù)；
[0022]圖8A到8C說明根據(jù)一個實施例根據(jù)本文中所揭示的概念(例如，對應(yīng)于圖4A到4D及圖6A到6C)的形成存儲器單元的實例方法；
[0023]圖9A及9B分別展示根據(jù)一個實施例的圖8B中展示的技術(shù)的