式定向（旋轉(zhuǎn)90度或在其他方位上），并且本文中使用的 空間相對(duì)描述符可以同樣地進(jìn)行相應(yīng)的解釋。
[0032] 圖1至圖4是根據(jù)本發(fā)明的一些實(shí)施例示出處于各個(gè)制造步驟的包括密封層的半 導(dǎo)體結(jié)構(gòu)100的示意性截面?zhèn)纫晥D。應(yīng)該注意，半導(dǎo)體結(jié)構(gòu)100可以形成為半導(dǎo)體器件的 一部分。也可以使用CMOS工藝流程制造半導(dǎo)體結(jié)構(gòu)100。
[0033] 參考圖1，提供了一種半導(dǎo)體結(jié)構(gòu)100。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)100包括襯 底102、設(shè)置在襯底102上的第一低k介電層104、形成在第一低k介電層104上的蝕刻停 止層（ESL) 112、和形成在ESL112上的第二低k介電層114。在一些實(shí)施例中，如圖1所示， 在第一低k介電層104中形成導(dǎo)電部件106。在一些實(shí)施例中，可以沿著導(dǎo)電部件106的側(cè) 壁形成一個(gè)或多個(gè)層，例如，密封層108和/或勢(shì)壘層110。在一些實(shí)施例中，也可以在第一 低k介電層104中形成柵極結(jié)構(gòu)（未TK出），例如，金屬柵極（MG)或多晶娃柵極結(jié)構(gòu)。
[0034] 在一些實(shí)施例中，襯底102可以是硅晶圓。襯底102也可以包括另一元素半導(dǎo)體， 諸如，鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦；或合 金半導(dǎo)體，包括 SiGe、GaAsP、AlInAs、AlGaAs、GalnAs、GaInP 和 / 或 GalnAsP。在一些可選 實(shí)施例中，襯底102包括絕緣體上半導(dǎo)體（SOI)。在一些實(shí)施例中，可以在襯底102上方形 成介電層。在一些實(shí)施例中，介電層可以包括氧化硅。在一些實(shí)施例中，介電層可以另外地 或可選地包括氮化硅、氮氧化硅、或其他合適的介電材料。
[0035] 襯底102也可以包括由諸如離子注入和/或擴(kuò)散的工藝所實(shí)現(xiàn)的各種p型摻雜區(qū) 和/或η型摻雜區(qū)。這些摻雜區(qū)包括η阱、p阱、輕摻雜區(qū)（LDD)、重?fù)诫s源極和漏極（S/D)、 以及配置為形成各種集成電路（IC)器件的各種溝道摻雜輪廓，各種IC器件為諸如互補(bǔ)金 屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管（CM0SFET)、成像傳感器和/或發(fā)光二極管（LED)。襯底102 還可以包括形成在襯底中和襯底上的諸如電阻器或電容器的其他功能部件。在一些實(shí)施例 中，襯底102還可以包括提供為將形成在襯底102中的各種器件分隔開(kāi)的橫向隔離部件。隔 離部件可以包括限定和電隔離功能部件的淺溝槽隔離（STI)部件。在一些實(shí)例中，隔離區(qū) 可以包括氧化硅、氮化硅、氮氧化硅、其他合適的材料或它們的組合?？梢酝ㄟ^(guò)任何合適的 工藝形成隔離區(qū)。襯底102還可以包括其他部件，諸如設(shè)置在S/D上的硅化物和位于溝道 上面的柵疊層。
[0036] 參考圖1，第一低k介電層104可以是層間介電（ILD)層。在一些實(shí)施例中，第一 低k介電層104可以包括氧化硅、摻氟硅玻璃（FSG)、低k介電材料和/或其他合適的絕緣 材料。在一些實(shí)施例中，第一低k介電層104可以包括單層或多層。在一些實(shí)施例中，可以 使用諸如化學(xué)汽相沉積（CVD)、原子層沉積（ALD)和旋涂技術(shù)的合適技術(shù)形成第一低k介電 層 104。
[0037] 仍然參考圖1，導(dǎo)電部件106可以包括金屬接觸件、金屬通孔或金屬線。在一些可 選實(shí)施例中，導(dǎo)電部件106包括電容器的電極、電阻器或電阻器的一部分。在一些實(shí)施例 中，導(dǎo)電部件106可以包括銅（Cu)、鋁（Al)、鎢（W)、任何合適的材料或它們的組合。在一 些實(shí)施例中，如圖1所示，沿導(dǎo)電部件106的側(cè)壁所形成一個(gè)或多個(gè)層（例如，密封層108 和/或勢(shì)壘層110)以防止擴(kuò)散和/或提供材料粘附性。在一些實(shí)施例中，密封層108可以 包括氧化物層或氮化物層。在一些實(shí)施例中，勢(shì)壘層110可以包括選自由鋁（A1)、銅（Cu)、 鈦（Ti)、鎢（W)、氮化鈦（TiN)、氮化鉭（TaN)、氮化鎢（WN)、氮硅化鈦（TiSiN)、氮硅化鉭 (TaSiN)和它們的組合所組成的組的一種或多種材料。勢(shì)壘層110也可以包括導(dǎo)電但是不 允許第一低k介電層104和導(dǎo)電部件106之間的相互擴(kuò)散和反應(yīng)的一種或多種金屬材料。 勢(shì)壘層110可以包括難熔金屬及其氮化物。
[0038] 在一些實(shí)施例中，可以通過(guò)包括光刻、蝕刻和沉積的步驟形成導(dǎo)電部件106、密封 層108和勢(shì)壘層110。例如，可以使用光刻工藝圖案化第一低k介電層104。可以實(shí)施一種 或多種蝕刻工藝（例如，干蝕刻工藝、濕蝕刻工藝或它們的組合）以形成接觸溝槽。然后，可 以通過(guò)物理汽相沉積（PVD)、化學(xué)汽相沉積（CVD)、金屬有機(jī)化學(xué)汽相沉積（MOCVD)、和原子 層沉積（ALD)、其他合適的技術(shù)或它們的組合沉積導(dǎo)電部件106、密封層108和勢(shì)壘層110。 CMP工藝可以用于形成低k介電層104和導(dǎo)電部件106的共面的表面。
[0039] 仍然參考圖1，在低k介電層104和導(dǎo)電部件106的共面的表面上形成蝕刻停止層 (ESL) 112。在一些實(shí)施例中，ESL112包括一種或多種金屬元素 M，氧（0)、氫⑶、碳（C)和 硼（B)。在一些實(shí)施例中，一種或多種金屬兀素 M選自由錯(cuò)（Al)、鈦（Ti)、鉭（Ta)、猛（Mn)、 鎳（Ni)和釕（Ru)所組成的組。在一些實(shí)例中，ESLl 12包括諸如MxCyNz的一種或多種材料。 在一些實(shí)施例中，ESL112可以包括選自由硅（Si)、氧（0)、氫（H)、碳（C)和氮（N)所組成 的組的一種或多種元素。在一些實(shí)例中，ESL112包括諸如Si xOyCz或MxCyNz的一種或多種材 料。在一些實(shí)施例中，在一個(gè)或多個(gè)隨后的蝕刻工藝的過(guò)程中，ESL112具有超過(guò)低k介電 層114的合適的蝕刻選擇性，以形成接觸溝槽。在一些實(shí)施例中，可以使用諸如CVD、PVD、 ALD或外延生長(zhǎng)工藝的任何合適的技術(shù)沉積ESL112。在一些實(shí)施例中，ESL112的厚度在約 IOA到約500A的范圍內(nèi)。
[0040] 盡管在圖1中僅示出了一個(gè)ESL112,但是半導(dǎo)體結(jié)構(gòu)100也可以包括多個(gè)ESL以 提供不同的蝕刻選擇性。當(dāng)在半導(dǎo)體結(jié)構(gòu)100中形成多個(gè)ESL時(shí)，多于一個(gè)的蝕刻步驟可 以用于蝕刻多個(gè)ESL以形成接觸溝槽。
[0041] 仍然參考圖1，第二低k介電層114形成在ESL112上。在一些實(shí)施例中，第二低k 介電層114可以是層間介電（ILD)層。在一些實(shí)施例中，第二低k介電層114可以包括氧 化硅、摻氟硅玻璃（FSG)、低k介電材料和/或其他合適的絕緣材料。在一些實(shí)施例中，第二 低k介電層114可以包括單層或多層。在一些實(shí)施例中，可以使用諸如CVD、ALD和旋涂技 術(shù)的合適的技術(shù)來(lái)形成第二低k介電層114。
[0042] 參考圖2,蝕刻第二低k介電層114以在第二低k介電層114中形成與導(dǎo)電部件 106對(duì)準(zhǔn)的一個(gè)或多個(gè)接觸溝槽116。在一些實(shí)施例中，可以通過(guò)光刻工藝和一個(gè)或多個(gè)蝕 刻工藝來(lái)形成接觸溝槽116。光刻工藝用于圖案化低k介電層114。在一些實(shí)例中，蝕刻工 藝包括使用諸如基于C xHyFz的材料的合適的蝕刻劑的一個(gè)或多個(gè)干蝕刻工藝，以選擇性地 去除接觸區(qū)中的第二低k介電層114和ESL112,從而形成一個(gè)或多個(gè)接觸溝槽116?；?CxHyFz的材料可以包括二氟甲烷（CH2F 2) 〇可以使用單獨(dú)的蝕刻工藝去除低k介電層114和 ESL112。
[0043] 然后，可以對(duì)接觸溝槽116實(shí)施濕式清洗步驟以去除通過(guò)蝕刻工