国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      納米氧化亞鎳-鎳硅合金鋰離子電池負(fù)極材料制備方法

      文檔序號:9328949閱讀:812來源:國知局
      納米氧化亞鎳-鎳硅合金鋰離子電池負(fù)極材料制備方法
      【技術(shù)領(lǐng)域】
      [0001] 本發(fā)明涉及一種納米氧化亞鎳-鎳硅合金鋰離子電池負(fù)極材料制備方法,屬于鋰 離子電池電極材料制備技術(shù)領(lǐng)域。
      【背景技術(shù)】
      [0002] 隨著鋰離子電池的應(yīng)用范圍不斷擴展,特別是物聯(lián)網(wǎng)技術(shù)的推廣普及,更多移動 終端、嵌入設(shè)備和便攜設(shè)備等需要高性能和小型化鋰離子電池。特別能與傳統(tǒng)集成電路工 藝兼容,與集成電路聯(lián)合一體化制造的片上微型可集成鋰離子電池更是技術(shù)上的挑戰(zhàn),具 有更大應(yīng)用需求,對設(shè)備小型化和智能化的研發(fā)意義重大。
      [0003] 大量科學(xué)研究表明,開發(fā)具有較高的電化學(xué)性能的新型負(fù)極材料是提高鋰離子電 池性能的有效途徑之一。有研究報道,基于石墨的鋰離子電池負(fù)極材料可提供大容量、高電 子導(dǎo)電性和較低的工作電壓。但是,石墨電極的可逆容量只有372 mA h g1,而且不適合于 可集成的微電子設(shè)備的制備。硅材料具有較高的理論電容容量(4200 mA h g 3和較低的 鋰嵌入可能性,特別是硅材料是可集成器件的基礎(chǔ)材料,將硅材料作為鋰離子電池的陽極 材料可以為生產(chǎn)高性能可集成的鋰離子電池提供有利的基礎(chǔ)。在研究的過程中發(fā)現(xiàn),以其 為基礎(chǔ)的鋰離子電池中鋰嵌入和抽出時出現(xiàn)較大的體積變化(>30%),導(dǎo)致鋰電池容量快速 衰減。本發(fā)明提出在鋰離子電池負(fù)極材料中引入三維結(jié)構(gòu)。由于三維結(jié)構(gòu)擁有大的比表面 積、短的離子擴散距離、短的鋰擴散路徑等卓越的性能來承受鋰嵌入和抽出時的張力,減小 活性層鋰離子嵌入和脫出引起的體積變化問題。同時,納米粒子氧化亞鎳有高的理論容量 718 mAhg \是石墨的兩倍。為此我們采用以硅微通道這種三維結(jié)構(gòu)為支撐結(jié)合電化學(xué)技術(shù) 和退火工藝,使微通道板上均勻的沉積上氧化亞鎳納米顆粒,作為鋰離子電池的負(fù)極。

      【發(fā)明內(nèi)容】

      [0004] 本發(fā)明提供了一種納米氧化亞鎳-鎳硅合金鋰離子電池負(fù)極材料制備方法,利用 該納米氧化亞鎳-鎳硅合金制備鋰離子電池的負(fù)極,提升了鋰電池存儲容量。
      [0005] 本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種納米氧化亞鎳-鎳硅合金鋰離 子電池負(fù)極材料制備方法,其制備方法與傳統(tǒng)集成電路制造工藝高度兼容,主要包含光誘 導(dǎo)低溫電化學(xué)脈沖電壓濕法刻蝕加工高度有序硅微通道襯底、無電鍍沉積金屬鎳和快速熱 退火氧化三個主要工序。其制備方法主要包括如下步驟: 第一步:高度有序硅微通道板襯底制備。首先選重?fù)诫s低電阻率P型硅片經(jīng)標(biāo)準(zhǔn)清洗 工藝處理后在1000~1100°c干氧化8~12 min,濕氧化15~20min,生成1500~2500 A的SiO2 緩沖層;然后在其上光刻形成5 μ mX 5 μ m柵格窗口;最后把娃片切割成尺寸約I cmXl cm 的小片,在_20°C ±2°C低溫腐蝕槽內(nèi),經(jīng)LED燈光輻照誘導(dǎo),可編程電化學(xué)脈沖電化學(xué)濕法 刻蝕,制備100 μ m~150 μ m深度硅微通道。
      [0006] 第二步:娃微通道襯底內(nèi)壁鎳鍍層制備。電鍍液中成分如下表所示,電鍍液在室溫 下靜置10 min后,電流密度為0. 25~0. 4 mA cm 2。
      [0007] 第三步:NiSi合金電荷收集層和納米NiO活性層制備。以上樣品氮氣吹干,置于 快速熱退火爐中于400~550°C和氧氣流量0. 2 ~ 0. 5 L/min條件下熱氧化1000~1200 s,在 鎳硅接觸層會生成低電阻率NiSi合金電荷收集層,外表面生成海綿狀大比表面積可存儲 鋰離子的NiO活性層。
      [0008] 這種高度有序三維微納米孔洞NiO/Si-MCP (氧化亞鎳/硅微通道)負(fù)極材料對電 解質(zhì)浸透、電荷輸運和鋰離子的嵌入與脫嵌有良好的物理和電化學(xué)支持,可用于制備可集 成的鋰離子電池極板材料。
      [0009] 本發(fā)明的有益效果是:本發(fā)明提供了一種高度有序硅微通道(Si-MCP)支撐納米 NiO-NiSi (氧化亞鎳-鎳硅合金)鋰離子電池負(fù)極材料制備方法,優(yōu)勢明顯: 1)本發(fā)明的高度有序硅微通道(Si-MCP)支撐納米NiO-NiSi (氧化亞鎳-鎳硅合金) 鋰離子電池負(fù)極材料,其襯底孔間連通性好,孔道規(guī)則均勻,比表面積大,化學(xué)活性好,有助 于電解質(zhì)與活性材料良好接觸,從而獲得較大的電荷存儲能力和電容特性。
      [0010] 2)本發(fā)明高度有序硅微通道(Si-MCP)支撐納米NiO-NiSi (氧化亞鎳-鎳硅合金) 鋰離子電池負(fù)極材料制備方法與傳統(tǒng)半導(dǎo)體集成電路工藝相結(jié)合,與MEMS工藝兼容,主要 采用物理和電化學(xué)方法,低成本、操作簡單、可規(guī)?;图苫a(chǎn)。
      [0011] 3)本發(fā)明的高度有序硅微通道(Si-MCP)支撐納米NiO-NiSi (氧化亞鎳-鎳硅合 金)鋰離子電池負(fù)極材料NiSi合金層電阻率低、物理結(jié)合特性好,NiO活性層比表面積大, 離子輸運速度快。
      [0012] 4)本發(fā)明的高度有序硅微通道(Si-MCP)支撐納米NiO-NiSi (氧化亞鎳-鎳硅合 金)鋰離子電池負(fù)極材料由于其獨特的多孔和海綿狀結(jié)構(gòu)使得儲電量明顯提高,預(yù)示其作 為鋰離子電池電極的卓越性能。
      [0013] 該電極有獨特的優(yōu)勢:三維納米結(jié)構(gòu)、比表面積大、與平面電極相比在單位面積上 的極化小、Li +擴散距離短、易于操作、足夠的空間來緩沖鋰離子嵌入抽出期間緩解材料的 體積變化,且成本較低,與傳統(tǒng)集成電路工藝兼容,可集成化生產(chǎn)。
      [0014] 5)本發(fā)明的高度有序硅微通道(Si-MCP)支撐納米NiO-NiSi (氧化亞鎳-鎳硅合 金)鋰離子電池負(fù)極材料作為工作電極,金屬鋰片作為輔助電極和參比電極,以LiPF6和質(zhì) 量比I : I : 1的碳酸乙烯酯、碳酸二甲酯碳酸甲乙酯溶劑配置I mol L1電解液,所有配 置和測試工作在氬氣保護手套箱內(nèi)進行,電化學(xué)工作站為CHI660E。
      【附圖說明】
      [0015] 下面結(jié)合附圖和【具體實施方式】對本發(fā)明進一步說明。
      [0016] 圖1為本發(fā)明中氧化亞鎳/硅微通道板電極材料的SEM圖片的頂視圖。
      [0017] 圖2為本發(fā)明中氧化亞鎳/硅微通道板電極材料的SEM圖片的橫截面。
      [0018] 圖3為本發(fā)明中氧化亞鎳/硅微通道板復(fù)合電極的XRD測試圖片。
      [0019] 圖4為本發(fā)明中氧化亞鎳/硅微通道板復(fù)合電極的EDS測試圖片。
      [0020] 圖5為本發(fā)明中氧化亞鎳/硅微通道板復(fù)合電極在掃描速率為0.1 mv S1時CV 曲線。
      [0021 ] 圖6為本發(fā)明中制備電極氧化亞鎳/硅在電流為I C時的恒電流充放電曲線。
      [0022] 圖7本發(fā)明中制備電極氧化亞鎳/硅微通道板在電流為I C時的恒電流充放電曲 線。
      [0023] 圖8為本發(fā)明中氧化亞鎳/硅微通道板復(fù)合電極在室溫下,電壓為0~3V,電流為1 C時在各周期的比容量和庫侖效率曲線。
      [0024] 圖9為本發(fā)明中制備氧化亞鎳/硅微通道板復(fù)合負(fù)極在不同電流密度下的倍率性 能曲線。
      [0025] 圖10為本發(fā)明中制備氧化鎳/硅復(fù)合負(fù)極在不同電流密度下的倍率性能曲線。
      【具體實施方式】
      [0026] 實施例1 1.制備硅微通道襯底: 基于傳統(tǒng)集成電路工藝兼容的MEMS工藝電化學(xué)刻蝕微通道制備過程已經(jīng)在專利申請 200610025900中詳細(xì)闡述。本方案改進重?fù)诫s低電阻率p型硅片經(jīng)標(biāo)準(zhǔn)清洗工藝處理后在 1100°C干氧化10 min,濕氧化15 min,生成2000 A的SiOgl沖層;電化學(xué)刻蝕溫度-20°C, 光輔助空穴誘導(dǎo)為LED燈(藍(lán)光,5W,3只,),可編程電源精密控制刻蝕電流密度在100 mA cm 2。微
      當(dāng)前第1頁1 2 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1