薄膜晶體管陣列的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及薄膜晶體管陣列，特別是涉及適于撓性基板和印刷法的薄膜晶體管陣列。
【背景技術(shù)】
[0002]以將半導體自身為基板的晶體管或集成電路技術(shù)為基礎(chǔ)，在玻璃基板上制造無定形娃(a-Si)或多晶娃(poly-Si)的薄膜晶體管(Thin Film Transistor:TFT)陣列，應(yīng)用在液晶顯示器或電泳顯示器等中(非專利文獻I)。作為TFT，例如使用圖11那樣的TFT(圖11中半導體形狀并未明示)。這里，TFT起到開關(guān)的作用，通過賦予至柵極配線2’的選擇電壓而使TFT為開時，將賦予至源極配線4’的信號電壓寫入到連接于漏極5的像素電極7中。所寫入的電壓被保持在由像素電極7/柵絕緣膜/電容器電極10構(gòu)成的蓄積電容器中。柵絕緣膜相比較于柵電極2、柵極配線2’、電容器電極10及電容器配線10’更處于上層，相比較于源電極4、源極配線4’、漏電極5、像素電極7及未圖示出的半導體圖案更處于下層。由電容器配線10’向電容器電極10施加電壓。這里，在為TFT陣列時，源極及漏極的作用會隨所寫入的電壓的極性而發(fā)生改變，因此無法通過動作的特征來決定源極及漏極的名稱。因此，為了方便統(tǒng)一了稱呼，即將其中一者稱作源極、將另一者稱作漏極。本發(fā)明中，將連接于配線的一者稱作源極、將連接于像素電極的一者稱作漏極。
[0003]現(xiàn)有技術(shù)文獻
[0004]專利文獻
[0005]專利文獻1:國際公開第2010/107027號
[0006]非專利文獻
[0007]非專利文獻1:松本正一編著:《液晶r ^ Λ 7° U ^技術(shù)一 7夕亍4 7、、Y卜y夕只IXD —(液晶顯示器技術(shù)-有源矩陣IXD-)》産業(yè)図書(產(chǎn)業(yè)圖書)、1996年11月發(fā)行、P.55

【發(fā)明內(nèi)容】

[0008]發(fā)明要解決的技術(shù)問題
[0009]作為適于印刷法的TFT陣列，我們發(fā)明了如圖12?14所示在源極配線區(qū)域內(nèi)具有溝槽部、并用條帶絕緣層將溝槽部及源極配線覆蓋的結(jié)構(gòu)(專利文獻I)。通過該結(jié)構(gòu)，由于無需在源極配線4’之外設(shè)置TFT區(qū)域，因此可以制成像素電極7的面積大的TFT。
[0010]但是，在圖12所示的梳子形結(jié)構(gòu)中，漏電極5中存在多個與柵電極2具有重疊且未形成溝槽的部分、即用于給電直至溝槽的部分11 (圖15)，因此具有柵極-漏極間容量(=柵極-像素間容量)增大、柵電壓從開變成關(guān)時的電壓變化影響像素電位的所謂柵極連通電壓增大、顯示品質(zhì)變差的問題。
[0011]另外，在為圖13那樣的T字形或圖14那樣的L字形時，當增大溝槽長度時，源極配線4’的寬度變寬成其2倍，從而具有柵極-源極間容量增大的問題(圖16的(a)、17的(a)) ο另外，在如圖16的(b)或圖17的(b)那樣為具有層間絕緣膜8及上部像素電極9的結(jié)構(gòu)時，具有源極-像素間容量增大的問題。當柵極-源極間容量大時，由于流過過剩的充放電電流，因此耗電增大。另外，當源極-像素間容量大時，源極電壓的變化影響像素電位的源線耦合增大，顯示品質(zhì)變差。
[0012]另外，在如圖15、16的(C)、17的(C)那樣在形成溝槽的部分的漏電極5及/或源電極4中存在內(nèi)角小于180°的角部12時，由于電流集中在其頂點部分，因此具有漏電極5及/或源電極4和頂點附近的半導體圖案6易于劣化的問題。
[0013]進而，在柵電極2與電容器電極10的間隔小的部分中，具有易于發(fā)生柵極-電容器間短路的問題。
[0014]本發(fā)明鑒于上述現(xiàn)有技術(shù)的狀況而作出，其目的在于提供柵極-源極間容量小、源極-像素間容量小、柵極-漏極間容量(=柵極-像素間容量)小、不易劣化且缺陷少的薄膜晶體管陣列。
[0015]用于解決課題的方法
[0016]用于解決上述課題的本發(fā)明的一個方面是一種薄膜晶體管陣列，其在絕緣基板上具有:柵電極及連接于柵電極的柵極配線和電容器電極及連接于電容器電極的電容器配線；柵絕緣膜；以及俯視下在與柵電極重疊的區(qū)域內(nèi)具有彼此的間隙的源電極及漏電極，
[0017]至少在源電極與所述漏電極的間隙中具有半導體圖案，
[0018]且所述薄膜晶體管陣列具有:連接于源電極的源極配線；連接于漏電極并在俯視下與所述電容器電極重疊的像素電極；以及覆蓋在半導體圖案上的保護層，其中，
[0019]在俯視下，漏電極為I根等寬的線狀，源電極是線狀且是距離漏電極隔著一定間隔將漏電極包圍的護套形狀，源極配線按照將多個源電極間連接的方式形成、并且比下述區(qū)域的寬度細，所述區(qū)域是將半導體圖案中位于源電極與漏電極的間隙的部分沿著垂直于柵極配線的延伸方向的方向延長的區(qū)域。
[0020]另外，也可以是下述的薄膜晶體管陣列:在俯視下，源極配線被收容在將半導體圖案中位于源電極與漏電極之間的部分沿著垂直于柵極配線的延伸方向的方向延長的區(qū)域的內(nèi)部。
[0021]另外，還可以是下述的薄膜晶體管陣列:在俯視下，漏電極從平行于柵極配線的延伸方向的方向向平行于源極配線的延伸方向的方向彎曲并延展，源電極的護套形狀沿著漏電極的延展方向呈曲線狀。
[0022]另外，還可以是下述的薄膜晶體管陣列:在俯視下，漏電極的前端發(fā)圓，源電極的護套形狀的前端沿著所述漏電極的前端呈曲線狀。
[0023]另外，還可以是下述的薄膜晶體管陣列:在俯視下，半導體圖案為在沿著源極配線的延伸方向的方向上橫跨多個薄膜晶體管的連續(xù)的條帶形狀。
[0024]另外，還可以是下述的薄膜晶體管陣列:在俯視下，半導體圖案的邊緣與漏電極及包圍該漏電極的源電極的護套形狀的開口部前端附近交叉。
[0025]另外，還可以是下述的薄膜晶體管陣列:在俯視下，保護層為在沿著源極配線的延伸方向的方向上橫跨多個薄膜晶體管的連續(xù)的條帶形狀。
[0026]另外，還可以是下述的薄膜晶體管陣列:在俯視下，柵電極并非長方形、而是沿著源電極的曲線狀的曲線狀或多邊形形狀。
[0027]另外，還可以是下述的薄膜晶體管陣列:其具有在像素電極上有孔的層間絕緣膜和通過層間絕緣膜的孔連接于像素電極的上部像素電極。
[0028]發(fā)明效果
[0029]根據(jù)本發(fā)明，可以提供顯示品質(zhì)良好、不易劣化且缺陷少的薄膜晶體管陣列。
【附圖說明】
[0030]圖1是表示本發(fā)明的第I實施方式的薄膜晶體管陣列的構(gòu)成之一例的俯視圖。
[0031]圖2是表示本發(fā)明的第I實施方式的薄膜晶體管陣列的構(gòu)成的變形例的俯視圖。
[0032]圖3是表示本發(fā)明的第I實施方式的薄膜晶體管陣列的制造方法之一例的俯視圖。
[0033]圖4是表示本發(fā)明的第2實施方式的薄膜晶體管陣列的構(gòu)成之一例的俯視圖。
[0034]圖5是表示本發(fā)明的第2實施方式的薄膜晶體管陣列的構(gòu)成的變形例的俯視圖。
[0035]圖6是表示本發(fā)明的第2實施方式的薄膜晶體管陣列的制造方法之一例的俯視圖。
[0036]圖7是表示本發(fā)明的第2實施方式的薄膜晶體管陣列的構(gòu)成的另一變形例的俯視圖。
[0037]圖8是表示本發(fā)明的第2實施方式的薄膜晶體管陣列的制造方法的另一例的俯視圖。
[0038]圖9是表示通過圖3的制造方法制作的柵電極為四邊形的薄膜晶體管陣列的構(gòu)成例的俯視圖。
[0039]圖10是表示通過圖6的制造方法制作的柵電極為四邊形的薄膜晶體管陣列的構(gòu)成例的俯視圖。
[0040]圖11是表示以往的薄膜晶體管陣列的構(gòu)成例的俯視圖。
[0041]圖12是表示以往的薄膜晶體管陣列的第2構(gòu)成例的俯視圖。
[0042]圖13是表示以往的薄膜晶體管陣列的第3構(gòu)成例的俯視圖。
[0043]圖14是表示以往的薄膜晶體管陣列的第4構(gòu)成例的俯視圖。
[0044]圖15是表示漏電極為梳子形時的薄膜晶體管的構(gòu)成例的俯視圖。
[0045]圖16是表示漏電極為T字形、溝槽長度大時的薄膜晶體管陣列的構(gòu)成例的俯視圖。
[0046]圖17是表示漏電極為L字形、溝槽長度大時的薄膜晶體管陣列的構(gòu)成例的俯視圖。
【具體實施方式】
[0047]以下使用附圖詳細地說明本發(fā)明的實施方式。其中，以下所使用的附圖中，為了易于判斷說明，并未準確地按比例尺描繪。
[0048](第I實施方式)
[0049]將本發(fā)明第I實施方式的薄膜晶體管陣列的構(gòu)成之一例示于圖1。圖1 (a)是表示不具有層間絕緣膜8和上部像素電極9的薄膜晶體管陣列的I個像素部分(薄膜晶體管)的俯視圖，圖1(b)是表示在圖1的(a)上具有層間絕緣膜8和上部像素電極9的薄膜晶體管陣列的I個像素部分的俯視圖，圖1 (c)是示出溝槽和區(qū)域A、柵電極2和柵極配線2’、電容器電極10和電容器配線10’、源電極4和源極配線4’、漏電極5和像素電極7的I個像素部分的說明圖。如圖1所示，本實施方式的薄膜晶體管陣列在絕緣基板1(參照圖3(a))上按照從下層側(cè)向上層側(cè)的順序具有:柵電極2及連接于柵電極2的柵極配線2’和電容器電極10及連接于電容器電極10的電容器配線10’ ；柵絕緣膜3 (參照圖3(b));從上方觀察在與柵電極2重疊的區(qū)域內(nèi)具有彼此的間隙的源電極4及漏電極5，在俯視下(以垂直于基板面的方向觀察)至少在源電極4與漏電極5的間隙中具有半導體圖案6，源電極4連接于源極配線4’，漏電極5連接于像素電極7，像素電極7在俯視下與電容器電極10重疊，并且所述薄膜晶體管陣列具有覆蓋在半導體圖案6上的保護層6’。圖1(b)中，進一步具有在像素電極7上有孔8A的層間絕緣膜8和介由孔8A與像素電極7連接的上部像素電極9。在該薄膜晶體管陣列中，俯視下，漏電極5是I根等寬的線狀，源電極4是線狀且是距離漏電極5隔著一定間隔將漏電極5包圍的護套形狀(參照圖1 (c))，源極配線4’按照將多個源電極4之間連接的方式形成，源極配線4’比下述區(qū)域A的寬度細，所述區(qū)域A是將半導體圖案6中在柵電極2上形成于源電極4與漏電極5的間隙的部分沿著垂直于柵極配線2’的延伸方向的方向延長的區(qū)域(參照圖1(c))。由于源極配線4’細，因此可以減小柵極-源極的重疊面積和源極-上部像素電極的重疊面積，并且可以減小柵極-源極間容量和源極-像素間容量。
[0050]由于柵極-源極間容量小，因此可以減小因柵極-源極間容量的充放電所導致的耗電。另外，由于源極-像素間容量小，因此可以減小源極電壓變化影