半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域技術(shù)，特別涉及一種半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，載流子遷移率增強(qiáng)技術(shù)獲得了廣泛的研究和應(yīng)用，提高溝道區(qū)的載流子遷移率能夠增大MOS器件的驅(qū)動電流，提高器件的性能。
[0003]現(xiàn)有半導(dǎo)體器件制作工藝中，由于應(yīng)力可以改變硅材料的能隙和載流子遷移率，因此通過應(yīng)力來提高半導(dǎo)體器件的性能成為越來越常用的手段。具體地，通過適當(dāng)控制應(yīng)力，可以提高載流子(NM0S器件中的電子，PMOS器件中的空穴)遷移率，進(jìn)而提高驅(qū)動電流，以此極大地提高半導(dǎo)體器件的性能。
[0004]目前,采用嵌入式鍺娃(Embedded SiGe)或/和嵌入式碳娃(Embedded SiC)技術(shù)，即在需要形成PMOS區(qū)域的源區(qū)和漏區(qū)的區(qū)域先形成鍺硅材料，然后再進(jìn)行摻雜形成PMOS器件的源區(qū)和漏區(qū)，在NMOS區(qū)域的源區(qū)和漏區(qū)的區(qū)域先形成碳硅材料，然后再進(jìn)行摻雜形成NMOS器件的源區(qū)和漏區(qū)。形成所述鍺硅材料是為了引入硅和鍺硅(SiGe)之間晶格失配形成的壓應(yīng)力，以提高PMOS器件的性能。形成所述碳硅材料是為了引入硅和碳硅(SiC)之間晶格失配形成的拉應(yīng)力，以提高NMOS器件的性能。
[0005]嵌入式鍺硅和嵌入式碳硅技術(shù)的應(yīng)用在一定程度上可以提高半導(dǎo)體器件的載流子遷移率，但是在實(shí)際應(yīng)用中發(fā)現(xiàn)，半導(dǎo)體器件的驅(qū)動電流提高程度有限。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是如何避免由于襯底內(nèi)凹槽表面晶格損傷造成外延形成的應(yīng)力層質(zhì)量差，提高形成的應(yīng)力層的質(zhì)量，從而提高半導(dǎo)體器件的驅(qū)動電流。
[0007]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供襯底，所述襯底表面形成有柵極結(jié)構(gòu)；刻蝕去除所述柵極結(jié)構(gòu)兩側(cè)部分厚度的襯底形成凹槽；對所述凹槽表面進(jìn)行氧化處理形成氧化膜，修復(fù)凹槽表面的晶格損傷；去除所述氧化膜，暴露出凹槽表面；采用外延工藝形成填充滿所述凹槽的應(yīng)力層。
[0008]可選的，所述氧化處理的處理溫度低于500度。
[0009]可選的，采用含有臭氧的去離子水溶液對凹槽表面進(jìn)行氧化處理，且所述氧化處理的處理溫度為10度至100度。
[0010]可選的，所述去離子水溶液中臭氧的濃度為10毫克每毫升至100毫克每毫升。
[0011]可選的，采用等離子體氧轟擊凹槽表面進(jìn)行氧化處理，且氧化處理的處理溫度為150度至450度。
[0012]可選的，所述等離子體氧轟擊凹槽表面的工藝參數(shù)為:向反應(yīng)腔室內(nèi)通入O2，且O2流量為1sccm至300sccm，反應(yīng)腔室壓強(qiáng)為I毫托至50毫托，源功率為300瓦至2000瓦，偏置功率為100瓦至800瓦。
[0013]可選的，所述氧化膜的材料為氧化硅。
[0014]可選的，所述氧化膜的厚度為10埃至100埃。
[0015]可選的，還包括步驟:在柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成輕摻雜區(qū)。
[0016]可選的，在氧化處理之后，對所述凹槽表面進(jìn)行預(yù)清洗處理，所述預(yù)清洗處理去除所述氧化膜。
[0017]可選的，采用濕法刻蝕工藝進(jìn)行所述預(yù)清洗處理，濕法刻蝕的刻蝕液體為氫氟酸溶液。
[0018]可選的，在氧化處理之前，對所述凹槽表面進(jìn)行預(yù)清洗處理。
[0019]可選的，采用濕法刻蝕工藝刻蝕去除所述氧化膜，濕法刻蝕的刻蝕液體為氫氟酸溶液。
[0020]可選的，采用選擇性外延工藝形成所述應(yīng)力層。
[0021]可選的，所述應(yīng)力層的材料為SiGe、SiGeB, SiC或SiCP，其中，所述應(yīng)力層的材料為SiGe或SiGeB時(shí)，應(yīng)力層的材料中Ge原子百分比為10%至55% ;所述應(yīng)力層的材料為SiC或SiCP時(shí)，應(yīng)力層的材料中C原子百分比為0.5%至10%。
[0022]可選的，所述應(yīng)力層的材料為SiGeB時(shí)，選擇性外延工藝的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體、鍺源氣體、硼源氣體、HCl和H2，硅源氣體為SiH4、SiH2Cl2或Si2H6，鍺源氣體為GeH4，硼源氣體為B2H6，其中，硅源氣體流量為5SCCm至500SCCm，鍺源氣體流量為5sCCm至500sccm,硼源氣體流量為5sccm至500sccm, HCl氣體流量為Isccm至300sccm, H2流量為100sccm至50000sccm，反應(yīng)腔室壓強(qiáng)為0.05托至50托，腔室溫度為400度至900度。
[0023]可選的，所述應(yīng)力層的材料為SiC時(shí)，選擇性外延工藝的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體和碳源氣體，硅源氣體為SiH4或SiH2Cl2，碳源氣體為C2H4、C3H8或C2H6,反應(yīng)氣體還包括HCl和H2，其中，硅源氣體流量為5sccm至500sccm，碳源氣體流量為5sccm至500sccm, HCl氣體流量為Isccm至500sccm, H2氣體流量為100sccm至50000sccm,反應(yīng)腔室溫度為450度至600度，反應(yīng)腔室壓強(qiáng)為I托至500托。
[0024]可選的，還包括步驟:對所述柵極結(jié)構(gòu)進(jìn)行再氧化工藝，在柵極結(jié)構(gòu)表面以及襯底表面形成氧化層。
[0025]可選的，所述再氧化工藝為爐管工藝，爐管工藝的工藝參數(shù)為:反應(yīng)氣體包括02，O2流量為10sccm至15000sccm，反應(yīng)腔室溫度為500度至800度。
[0026]可選的，形成的半導(dǎo)體器件為NMOS晶體管、PMOS晶體管或CMOS晶體管。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明實(shí)施例中，在刻蝕去除柵極結(jié)構(gòu)兩側(cè)部分厚度的襯底形成凹槽后，由于刻蝕工藝中通常含有帶電粒子或基團(tuán)，所述帶電粒子或基團(tuán)轟擊襯底以形成凹槽，因此凹槽表面也受到了帶電粒子或基團(tuán)的轟擊，凹槽表面的材料在帶電粒子或基團(tuán)的轟擊下材料的晶格受到損傷，因此凹槽表面具有晶格缺陷，例如點(diǎn)缺陷或位錯(cuò)；對凹槽表面進(jìn)行氧化處理，將凹槽表面具有晶格缺陷的材料轉(zhuǎn)化為氧化膜，去除所述氧化膜后，暴露出來的凹槽表面材料晶格質(zhì)量聞;由于外延工藝形成應(yīng)力層時(shí)具有沿凹槽表面材料晶格延伸方向生長的特性，本發(fā)明實(shí)施例中凹槽表面材料的晶格質(zhì)量高，因此形成的應(yīng)力層中的缺陷少，使得形成的應(yīng)力層也具有較高的質(zhì)量，應(yīng)力層向半導(dǎo)體器件溝道區(qū)施加的應(yīng)力作用較大，從而有效的提高半導(dǎo)體器件的驅(qū)動電流。
[0029]進(jìn)一步，由于在氧化處理之前，通常半導(dǎo)體器件內(nèi)具有摻雜區(qū)，所述摻雜區(qū)的離子濃度分布具有較為嚴(yán)格的限制，例如，為緩解半導(dǎo)體器件熱載流子效應(yīng)而在襯底內(nèi)形成的輕摻雜區(qū)、為改善半導(dǎo)體器件閾值電壓而在溝道區(qū)內(nèi)形成的閾值電壓調(diào)節(jié)區(qū)，若氧化處理的溫度過高，則所述摻雜區(qū)內(nèi)的離子濃度會出現(xiàn)再分布的問題，造成半導(dǎo)體器件的電學(xué)性能發(fā)生改變；而本發(fā)明實(shí)施例中，氧化處理的處理溫度低于500度，在低于500度的氧化處理過程中，摻雜區(qū)的離子濃度分布幾乎不會發(fā)生改變，因此，在形成具有較高晶格質(zhì)量的凹槽表面的同時(shí)，能夠防止半導(dǎo)體器件的其他電學(xué)性能發(fā)生改變。
[0030]進(jìn)一步，本發(fā)明實(shí)施例中，采用含有臭氧的去離子水溶液對凹槽表面進(jìn)行氧化處理，且所述氧化處理的處理溫度為10度至100度；由于臭氧的氧化性較強(qiáng)，因此能夠減少氧化處理的處理時(shí)間，防止氧化處理時(shí)間過長帶來的不良影響，并且，由于臭氧的氧化性較強(qiáng)，使得氧化處理的處理溫度很低，從而進(jìn)一步防止由于氧化處理溫度過高帶來的不良影響，提高形成的半導(dǎo)體器件的電學(xué)性能。
[0031]更進(jìn)一步，本發(fā)明實(shí)施例中，還包括步驟:對柵極結(jié)構(gòu)進(jìn)行再氧化工藝，所述再氧化工藝能夠修復(fù)柵極結(jié)構(gòu)中的損傷，保持柵極結(jié)構(gòu)的完整性，從而進(jìn)一步提高半導(dǎo)體器件的電學(xué)性能。
【附圖說明】
[0032]圖1為一實(shí)施例提供的半導(dǎo)體器件形成方法的流程示意圖；
[0033]圖2至圖15為本發(fā)明另一實(shí)施例提供的半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0034]由【背景技術(shù)】可知，現(xiàn)有技術(shù)中半導(dǎo)體器件驅(qū)動電流提高的程度有限。
[0035]針對半導(dǎo)體器件的形成工藝進(jìn)行研究，發(fā)現(xiàn)半導(dǎo)體器件的形成工藝包括如下步驟，請參考圖1:步驟S1、提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域；步驟S2、在所述第一區(qū)域半導(dǎo)體襯底表面形成第一柵極結(jié)構(gòu)，在所述第二區(qū)域半導(dǎo)體襯底表面形成第二柵極結(jié)構(gòu)，且所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)兩側(cè)具有偏移側(cè)墻；步驟S3、形成覆蓋半導(dǎo)體襯底、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的掩膜層；步驟S4、圖形化所述掩膜層，以圖形化的掩膜層為掩膜，刻蝕與第一柵極結(jié)構(gòu)相鄰的半導(dǎo)體襯底形成凹槽；步驟S5、采用選擇性外延工藝形成填充滿所述凹槽的應(yīng)力層；去除所述掩膜層。
[0036]上述方法形成半導(dǎo)體器件的工藝過程中，一般的采用干法刻蝕工藝刻蝕半導(dǎo)體襯底形成凹槽，干法刻蝕工藝的刻蝕氣體具有高能量的帶電粒子或帶電基團(tuán)，所述帶電粒子或帶電基團(tuán)轟擊凹槽表面，在凹槽表面形成雜質(zhì)或晶格缺陷，例如點(diǎn)缺陷或位錯(cuò)等；當(dāng)所述凹槽表面的晶格缺陷或雜質(zhì)較多時(shí)，導(dǎo)致外延生長形成的應(yīng)力層中的缺陷較多，甚至形成多晶態(tài)或非晶態(tài)的應(yīng)力層，導(dǎo)致外延生長失敗，造成應(yīng)力層提高半導(dǎo)體器件的載流子遷移率的能力有限，半導(dǎo)體器件的驅(qū)動電流提高的程度有限。
[0037]針對半導(dǎo)體器件的形成過程進(jìn)一步研究發(fā)現(xiàn)，在形成應(yīng)力層之前，對凹槽進(jìn)行預(yù)清洗處理，在一定程度上能夠去除凹槽表面的雜質(zhì)，減少凹槽表面雜質(zhì)的含量，然而，所述預(yù)清洗處理難以修復(fù)凹槽表面的晶格缺陷，在具有晶格缺陷的凹槽表面采用選擇性外延工藝形成應(yīng)力層時(shí)，形成的應(yīng)力層中仍然會存在缺陷，甚至導(dǎo)致形成的應(yīng)力層為非晶態(tài)或多晶態(tài)，應(yīng)力層的質(zhì)量仍然有待提聞。
[0038]為此，本發(fā)明提供一種半導(dǎo)體器件的形成方法，提供襯底，所述襯底表面形成有柵極結(jié)構(gòu)；刻蝕去除所述柵極結(jié)