一種雙金屬柵極的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，涉及一種雙金屬柵極的形成方法。
【背景技術(shù)】
[0002]半個多世紀以來，集成電路(IC)制造技術(shù)一直遵循著摩爾定律，實現(xiàn)集成密度每1.5年翻一番，相應(yīng)地，金屬-氧化物-半導(dǎo)體場效應(yīng)管(MOSFET)的尺寸持續(xù)縮小，且柵極氧化層的厚度也不斷減薄。然而進入45nm技術(shù)節(jié)點，傳統(tǒng)的S12柵極氧化層的厚度已接近物理極限，出現(xiàn)嚴重的可靠性問題，業(yè)界開始采用S1N代替S12，將傳統(tǒng)的柵極結(jié)構(gòu)延續(xù)至32nm技術(shù)代。但進入28nn技術(shù)節(jié)點，S1N柵極氧化層已無法滿足高性能器件要求，只能應(yīng)用于一些低端的低功耗器件。為了維持摩爾定律，在28nm及以下的技術(shù)代，業(yè)界普遍采用高介電常數(shù)介質(zhì)(High-k)材料，它擁有高的介電常數(shù)，同時具有類似Si02的優(yōu)越性能。新材料的引入總會帶來一定風(fēng)險，High-k材料與傳統(tǒng)柵電極材料(多晶娃)并不兼容，采用金屬代替多晶硅作為柵電極可進一步提高器件性能。HKMG(high-k絕緣層+金屬柵極)技術(shù)有效支持CMOS技術(shù)向28nm及以下技術(shù)代前進。
[0003]實現(xiàn)HKMG結(jié)構(gòu)主要有兩大技術(shù)陣營，即前柵極(Gate-first)工藝和后柵極(Gate-last)工藝。前柵極工藝先沉積高介電常數(shù)介質(zhì)和金屬電極，再進行源/漏區(qū)離子注入和隨后的高溫激活工藝，與傳統(tǒng)CMOS集成方案一致，但高溫工藝會引起金屬電極的有效功函數(shù)改變，增加控制閾值電壓的難度；而后柵極工藝先完成源/漏區(qū)高溫工藝再沉積金屬電極，可以有效控制閾值電壓，但其引入了犧牲柵電極技術(shù)，工藝集成過于復(fù)雜，成本太尚O
[0004]為了滿足高性能器件的技術(shù)要求，與傳統(tǒng)CMOS工藝一致的前柵極工藝采用了較為復(fù)雜的覆蓋層(Capping layer)技術(shù)，同時在鉭合金電極基礎(chǔ)上采用注入?yún)㈦s技術(shù)來調(diào)節(jié)有效功函數(shù)，這些技術(shù)的引入不僅增加了工藝集成難度和工藝成本，而且仍無法滿足器件進一步縮小后對閾值電壓的要求。前柵極工藝可作為32nm至28nm技術(shù)代的過渡技術(shù)，但不具備進一步技術(shù)延伸的能力。
[0005]后柵極工藝類似大馬士革技術(shù)，先完成了所有前道器件工藝；再沉積金屬前介質(zhì)；然后采用化學(xué)機械拋光工藝使多晶硅柵極暴露出來，采用刻蝕工藝將多晶硅去除；接著進行高介電常數(shù)介質(zhì)和金屬電極的沉積工藝；最后采用化學(xué)機械拋光工藝將表面金屬磨掉，實現(xiàn)金屬柵極之間的隔離。該技術(shù)方案避開了高溫激活工藝，柵電極的功函數(shù)由金屬材料及其沉積工藝決定，可以分別對PMOS和NMOS采用不同的金屬電極，獲得最佳的閾值電壓控制。采用后柵極工藝制造的芯片，功耗更低、漏電更少，高頻運行狀態(tài)也更穩(wěn)定，因此，業(yè)界已經(jīng)公認后柵極技術(shù)方案具備可持續(xù)應(yīng)用潛力，滿足28nm及以下技術(shù)代、甚至新器件結(jié)構(gòu)FinFET的技術(shù)要求。
[0006]雙金屬電極的形成工藝是后柵極工藝中的難點之一，專利號為US201414325787的美國專利提出了兩種類的工藝集成方案:
[0007]第一類工藝集成方案采用金屬反刻蝕技術(shù)，在已經(jīng)暴露出多晶硅柵極的前道硅片上，采用刻蝕工藝將多晶硅去除；沉積一層高介電常數(shù)介質(zhì)；再沉積第一種金屬電極，采用光刻、刻蝕工藝將除第一柵極區(qū)外的其他區(qū)域的金屬去除；然后沉積第二種金屬電極；并采用填充金屬填滿柵極溝槽；最后采用化學(xué)機械拋光將表面的金屬全部去除，形成分離的第一柵極區(qū)和第二柵極區(qū)。該技術(shù)方案的金屬反刻蝕技術(shù)較難控制，刻蝕量不夠會形成金屬殘留，影響第二柵極區(qū)的有效功函數(shù)，刻蝕量過多容易對High-k介質(zhì)造成損傷，引起可靠性問題。此外，第一柵極區(qū)的金屬膜層更加復(fù)雜，金屬填充工藝窗口相對更小，工藝可控性更差。
[0008]第二類工藝集成方案采用光刻膠保護技術(shù)，在已經(jīng)暴露出多晶硅柵極的前道硅片上，采用光刻膠將第二柵極區(qū)保護，采用刻蝕工藝將第一柵極區(qū)的多晶硅去除；沉積一層高介電常數(shù)介質(zhì)和第一種金屬電極，并采用填充金屬填滿柵極溝槽，再采用化學(xué)機械拋光將表面的金屬全部去除，以形成第一柵極區(qū)；然后采用刻蝕工藝將第二柵極區(qū)的多晶硅去除，沉積一層高介電常數(shù)介質(zhì)和第二種金屬電極，并采用填充金屬填滿柵極溝槽，再采用化學(xué)機械拋光將表面的金屬全部去除，以形成第二柵極區(qū)。該技術(shù)方案的工藝集成難度降低，但工藝步驟增多，成本較高，不利于產(chǎn)業(yè)化大生產(chǎn)。
[0009]綜上所述，本領(lǐng)域技術(shù)人員亟需提供一種雙金屬柵極的形成方法，對上述第二類工藝集成方案進行優(yōu)化，減少工藝步驟，降低成本以及工藝集成難度，有利于量產(chǎn)應(yīng)用。

【發(fā)明內(nèi)容】

[0010]本發(fā)明所要解決的技術(shù)問題是提供一種雙金屬柵極的形成方法，減少工藝步驟，降低成本以及工藝集成難度，有利于量產(chǎn)應(yīng)用。
[0011]為了解決上述技術(shù)問題，本發(fā)明提供了一種雙金屬柵極的形成方法，包括以下步驟:
[0012]步驟S01、提供一個已完成前道工藝集成的硅片，將金屬前介質(zhì)層減薄，直至暴露出第一多晶硅柵極以及第二多晶硅柵極；
[0013]步驟S02、去除第一多晶硅柵極、第二多晶硅柵極以及其下方的柵極氧化層，形成第一柵極溝槽以及第二柵極溝槽；
[0014]步驟S03、在硅片表面沉積一均勻厚度的高介電常數(shù)介質(zhì)層，并將有機物填充至第一柵極溝槽以及第二柵極溝槽內(nèi)，直至硅片表面覆蓋有機物；
[0015]步驟S04、去除硅片表面以及第一柵極溝槽內(nèi)的有機物，并保留第二柵極溝槽內(nèi)的有機物；
[0016]步驟S05、在硅片表面沉積第一金屬電極層，然后采用第一金屬填充物填充至第一柵極溝槽內(nèi)并覆蓋硅片表面；
[0017]步驟S06、將硅片表面覆蓋的第一金屬填充物以及第一金屬電極層去除，直至暴露出第二柵極溝槽內(nèi)填充的有機物；
[0018]步驟S07、去除第二柵極溝槽內(nèi)填充的有機物，在硅片表面沉積第二金屬電極層，然后采用第二金屬填充物填充至第二柵極溝槽內(nèi)并覆蓋硅片表面；
[0019]步驟S08、去除硅片表面的第二金屬填充物以及第二金屬電極層，直至暴露第一金屬柵極以及第二金屬柵極。
[0020]優(yōu)選的，所述步驟SOl中，所述硅片具有NMOS晶體管和PMOS晶體管，所述NMOS晶體管為第一柵極區(qū)，具有第一多晶硅柵極，所述PMOS晶體管為第二柵極區(qū)，具有第二多晶硅柵極。
[0021]優(yōu)選的，所述步驟S02中，采用干法刻蝕工藝去除第一多晶硅柵極以及第二多晶硅柵極，然后采用濕法刻蝕工藝去除所述柵極氧化層。
[0022]優(yōu)選的，所述步驟S03中，所述高介電常數(shù)介質(zhì)層形成后，在其表面繼續(xù)沉積一金屬保護層。
[0023]優(yōu)選的，所述步驟S03中，所述有機物為含有C、H、O元素的聚合物，具有可流動性。
[0024]優(yōu)選的，所述步驟S03中，采用旋涂工藝在硅片表面涂布一層均勻的有機物，以使所述有機物流入第一柵極溝槽和第二柵極溝槽內(nèi)并將其填滿。
[0025]優(yōu)選的，所述步驟S04中，采用濕法刻蝕工藝或干法刻蝕工藝去除硅片表面以及第一柵極溝槽內(nèi)的有機物；所述步驟S07中，采用濕法刻蝕工藝去除第二柵極溝槽內(nèi)的有機物。
[0026]優(yōu)選的，所述步驟S05中，第一金屬電極層的材質(zhì)為功函數(shù)接近導(dǎo)帶的單質(zhì)金屬、合金或多種金屬復(fù)合層；所述步驟S07中，第二金屬電極層的材質(zhì)為功函數(shù)接近價帶的單質(zhì)金屬、合金或多種金屬復(fù)合層。
[0027]優(yōu)選的，采用磁控濺射工藝或原子層沉積工藝沉積所述第一金屬電極層以及第二金屬電極層。
[0028]優(yōu)選的，所述步驟S05中第一金屬填充物以及步驟S07中第二金屬填充物的材料為W或Al。
[0029]與現(xiàn)有的方案相比，本發(fā)明提供了一種雙金屬柵極的形成方法，同時對第一多晶硅柵極以及第二多晶硅柵極進行去除工藝，接著同時在第一柵極溝槽以及第二柵極溝槽內(nèi)進行高介電常數(shù)介質(zhì)層的沉積工藝，從而保證了柵極尺寸、柵極形貌和柵極氧化層的一致性；此外，采用有機物填充技術(shù)將第二柵極溝槽填滿并保護起來，并完成第一柵極溝槽的金屬電極工藝，再將第二柵極溝槽內(nèi)的有機物去除，并完成第二柵極溝槽的金屬電極工藝，其工藝集成難度較低，且對柵極形貌和高介電常數(shù)介質(zhì)層的負面影響較小。本發(fā)明對現(xiàn)有