，形成各個(gè)器件單元的柵極電極21。例如，電極層21’包括高摻雜的多晶半導(dǎo)體材料，諸如多晶硅或者硅化物。
[0066]參考圖6G，將電極層21’從第一表面101去除，但是仍然在溝槽中保留，在溝槽中，電極層21’形成柵極電極21。去除在第一表面101上方的電極層21’，可以包括蝕刻工藝，諸如干法蝕刻工藝。
[0067]參考圖6H，在第一表面101和柵極電極21上方形成絕緣層51。絕緣層51可以是常規(guī)電絕緣層，諸如氧化物。形成絕緣層51，可以包括化學(xué)汽相沉積(CVD)。
[0068]參考圖61，在絕緣層51中形成接觸孔52。形成接觸孔，可以包括使用蝕刻掩膜的常規(guī)蝕刻工藝。圖61圖示了在二極管區(qū)域30和源極區(qū)域12上方形成第一接觸孔52。等同地，在圖61的垂直截面中不可見的區(qū)域中在柵極電極21上方形成第二接觸孔53。
[0069]最后，形成源極電極41。源極電極41在第一接觸開口 43中電接觸二極管區(qū)域30和源極區(qū)域12?？蛇x地，源極電極41包括上文闡釋的兩個(gè)子層4^、412。形成源極電極41，可以包括金屬沉積工藝，諸如CVD工藝、蒸發(fā)工藝、電鍍工藝和濺射工藝中的一個(gè)。源極電極41包括導(dǎo)電材料，諸如金屬或者硅化物。等同地，在圖6J中不可見的區(qū)域中形成柵極連接電極42，并且柵極連接電極42在第二接觸開口 53中接觸柵極電極21。
[0070]在上文闡釋的方法中，在參考圖6B闡釋的注入工藝中可以調(diào)整在下二極管區(qū)域30中的摻雜最大值的垂直位置x3(見圖4)和摻雜濃度。尤其，可以通過調(diào)整被注入以形成摻雜最大值的那些離子的注入能量來調(diào)整垂直位置，并且可以通過調(diào)整注入劑量來調(diào)整摻雜濃度。應(yīng)該指出，形成一個(gè)二極管區(qū)域30，可以包括多個(gè)注入工藝，這些注入工藝在注入能量和注入劑量方面可以有所不同以便形成摻雜濃度在半導(dǎo)體本體的豎直方向上變化的二極管區(qū)域30。
[0071]圖7A和圖7B圖示了用于生產(chǎn)二極管區(qū)域30的方法的實(shí)施例。在圖7A和圖7B中示出的方法中，形成具有第一二極管區(qū)域31和第二二極管區(qū)域32的二極管區(qū)域30。參考圖7A，形成第一二極管區(qū)域31，可以包括至少一個(gè)使用注入掩膜210的注入工藝。調(diào)整該注入工藝的注入能量，從而使得將摻雜原子注入到漂移區(qū)域?qū)?11中。
[0072]參考圖7B，形成第二二極管區(qū)域(接觸區(qū)域)32，包括至少一個(gè)使用另外的注入掩膜的另外的注入工藝?？梢酝ㄟ^沿著第一注入掩膜210的開口的側(cè)壁形成間隔件220來獲得該另外的注入掩膜。形成接觸區(qū)域32，可以包括具有不同注入能量的多個(gè)隨后的注入工藝。進(jìn)一步地，每個(gè)注入工藝以及上文參考圖6A至圖6J闡釋的注入工藝，均包括用于活化注入的摻雜原子的熱處理。
[0073]選擇在該至少一個(gè)注入工藝和該至少一個(gè)另外的注入工藝中的注入能量和注入劑量，從而使得制成的器件的下二極管區(qū)域在所需垂直位置x3處具有摻雜濃度最大值(見圖4)。根據(jù)一個(gè)實(shí)施例，在形成第一二極管區(qū)域31的工藝中限定出了摻雜濃度最大值的位置和摻雜濃度。根據(jù)另一實(shí)施例，用于形成第一二極管區(qū)域31的工藝和用于形成第二二極管區(qū)域32的工藝均限定出了摻雜最大值的位置和摻雜濃度。
[0074]在圖7A和圖7B中示出的實(shí)施例中，第二二極管區(qū)域32深入延伸(大于第一二極管區(qū)域31的垂直尺寸的50% )到第一二極管區(qū)域31中。然而，這僅僅是一種示例。根據(jù)另一實(shí)施例，第二二極管區(qū)域32延伸到第一二極管區(qū)域31中，延伸程度小于第一二極管區(qū)域31的垂直尺寸的50%或者甚至小于25%。
[0075]進(jìn)一步地，形成具有不同橫向尺寸的第一二極管區(qū)域31和第二二極管區(qū)域32，即，將兩個(gè)不同的注入掩膜用于形成這些第一和第二二極管區(qū)域31、32是可選的。根據(jù)一個(gè)實(shí)施例，僅僅將一個(gè)掩膜(諸如，在圖7A中示出的掩膜210)用于形成在漂移區(qū)域11中的第一二極管區(qū)域31以及在制成的器件中的將第一二極管區(qū)域31連接至源極電極的第二二極管區(qū)域32兩者。
[0076]參考圖5，溝道區(qū)域Il1可以具有其摻雜濃度比漂移區(qū)域11的其他部分的摻雜濃度更高的區(qū)域。溝道區(qū)域的更高摻雜濃度可以通過經(jīng)由第一表面101將摻雜劑原子注入到半導(dǎo)體本體100中來獲得?？梢允褂米⑷胙谀ぃ员銓诫s劑原子僅僅注入到制成的器件的包括溝道區(qū)域Il1的那些區(qū)域中?？梢酝ㄟ^在該工藝中恰當(dāng)?shù)卣{(diào)整注入能量和注入劑量，來調(diào)整具有更高摻雜濃度的溝道區(qū)域丨^部分的垂直位置和摻雜濃度。在上面參考圖6D闡釋的工藝步驟之后，可以通過經(jīng)由溝槽的底部1103將摻雜原子注入到半導(dǎo)體本體100中而生產(chǎn)另一更高摻雜區(qū)域112(見圖1)。
[0077]圖8圖示了根據(jù)另一實(shí)施例的半導(dǎo)體器件的垂直截面圖。在本實(shí)施例中，柵極電介質(zhì)22在溝槽底部1103處比在第一側(cè)壁110 更厚。S卩，柵極電介質(zhì)22在第一側(cè)壁110 ι處具有第一厚度，并且在底部1103處具有第二厚度，其中第二厚度大于第一厚度。根據(jù)一個(gè)實(shí)施例，第二厚度是第一厚度的至少1.5倍、第一厚度的至少2倍、或者甚至第一厚度的至少3倍。由于在制造工藝中的變化或者缺陷，所以柵極電介質(zhì)22的厚度沿著第一側(cè)壁IlO1和底部I13可以有所不同。由此，柵極電介質(zhì)22分別在側(cè)壁IlO1U 12或底部110 3中的一個(gè)處的“厚度”，被理解為是柵極電介質(zhì)22在相應(yīng)側(cè)壁/底部處的平均厚度或者最小厚度。
[0078]根據(jù)在圖9中示出的另一實(shí)施例，柵極電介質(zhì)22不僅在溝槽的底部1103處而且在第二側(cè)壁I12處，比在第一側(cè)壁110 更厚。S卩，柵極電介質(zhì)22在第二側(cè)壁110 3處具有第三厚度，該第三厚度大于在第一側(cè)壁IlO1*的第一厚度。根據(jù)一個(gè)實(shí)施例，第三厚度是第一厚度的至少1.5倍、第一厚度的至少2倍、或者甚至第一厚度的至少3倍。第三厚度可以基本上等于底部IlO3的第二厚度，或者可以與第二厚度不同。根據(jù)一個(gè)實(shí)施例，第一厚度在40納米與100納米之間。第二厚度和第三厚度分別例如在60納米與300納米之間。
[0079]圖1OA至圖1OD圖示了用于在底部I13上以及可選地在溝槽110的第二側(cè)壁IlO2上生產(chǎn)更厚柵極電介質(zhì)22的方法的一個(gè)實(shí)施例。圖1OA至圖10示出了在該方法的不同工藝序列期間/之后半導(dǎo)體本體100的垂直截面圖。參考圖1OA至圖1OC闡釋的方法在形成在半導(dǎo)體本體100中的溝槽110之后開始，即，在上文參考圖6A至圖6D闡釋的工藝序列之后開始。
[0080]參考圖10A，該方法包括在溝槽110的側(cè)壁11(^、I12和底部110 3上形成第一介電層221?？蛇x地，也在第一表面101上形成該介電層221。第一介電層221可以包括氧化物。形成該柵極電介質(zhì)221，可以包括氧化工藝、沉積工藝、或者氧化工藝和沉積工藝的組合。例如，沉積工藝包括CVD (化學(xué)汽相沉積)工藝。
[0081]參考圖10B，該方法進(jìn)一步包括使用第一保護(hù)層301填充溝槽110。例如，保護(hù)層301包括多晶或非晶的半導(dǎo)體材料，諸如例如多晶硅或非晶硅?？蛇x地，在第一保護(hù)層301和第一表面101上方形成第二保護(hù)層，從而使得第二保護(hù)層302布置在第一介電層221的覆蓋第二側(cè)壁IlO2的部分上方。第二保護(hù)層302是可選的，并且在其中更厚柵極電介質(zhì)22僅生產(chǎn)在底部1103處的那些實(shí)施例中可以省略。第二保護(hù)層302可以包括多晶或非晶的半導(dǎo)體材料、光致抗蝕劑等。
[0082]該方法進(jìn)一步包括針對(duì)半導(dǎo)體本體100、第一保護(hù)層301和可選的第二保護(hù)層302選擇性地對(duì)第一介電層221進(jìn)行蝕刻。在該工藝中，第一保護(hù)層201使在底部IlO3處的第一介電層221免于蝕刻，同時(shí)可以對(duì)在第一表面101上的并且沿著第一側(cè)壁11(^的第一介電層221進(jìn)行蝕刻。如果省略第二保護(hù)層302，也對(duì)沿著第二側(cè)壁IlO2的第一介電層221進(jìn)行蝕刻，從而使得在蝕刻工藝之后，僅僅在底部1103處的第一介電層221保留下來。如果在第二側(cè)壁I12上方存在第二保護(hù)層302，則不僅在底部110 3處的第一介電層221保留下來，而且沿著第二側(cè)壁IlO2的第一介電層221也保留下來。
[0083]圖1OC示出了在這些工藝步驟之后并且在去除第一保護(hù)層301和可選的第二保護(hù)層302之后的半導(dǎo)體本體100。在圖1OC中，沿著第二側(cè)壁IlO2的第一介電層221用虛線圖示，這是因?yàn)榈谝唤殡妼?21的該部分是可選的、并且僅僅在生產(chǎn)了第二保護(hù)層302的情況下才保留下來。
[0084]參考圖10D，該方法進(jìn)一步包括在溝槽110的側(cè)壁IlO^ IlO2和底部IlO3上形成第二介電層222。在溝槽110中，該第二介電層222被添加至第一介電層221。第一介電層221和第二介電層222形成柵極電介質(zhì)22。在僅僅生產(chǎn)有第二介電層221之處，柵極電介質(zhì)22在第一側(cè)壁IlO1處更厚；在生產(chǎn)有第一介電層221和第二介電層222之處，在底部110 3處更厚；并且可以在生產(chǎn)有第二介電層222和可選的第一介電層221之處，在第二側(cè)壁1202處更厚。用于生產(chǎn)半導(dǎo)體器件的另外的方法步驟可以對(duì)應(yīng)于上文參考圖6F至圖6J闡釋的方法步驟。
[0085]圖1lA至圖1lC圖示了用于形成根據(jù)另一實(shí)施例的柵極電介質(zhì)22的方法。參考圖11A，該方法包括在溝槽110的側(cè)壁I 1^ I12和底部I13上形成第一介電層221?？梢园凑丈衔膮⒖紙D1OA所闡釋的來生產(chǎn)第一介電層221。
[0086]該方法進(jìn)一步包括至少沿著第一側(cè)壁IlO1S除第一介電層221。可選地，也沿著第二側(cè)壁1102去除第一介電層221。沿著第一側(cè)壁110:去除第一介電層221，可以包括在第一介電層221上在底部I13上方并且可選地在第二側(cè)壁110 2上方形成掩膜層。
[0087]參考圖11B，形成該掩膜層，可以包括在第一介電層221上方形成犧牲層224。根據(jù)一個(gè)實(shí)施例，該犧牲層224包括多晶半導(dǎo)體材料，諸如例如多晶硅。參考圖11B，在期望去除犧牲層224的那些區(qū)域中，對(duì)該犧牲層224進(jìn)行破壞注入。參考圖11B，可以對(duì)沿著第一表面101和沿著第一側(cè)壁11(^的犧牲層224進(jìn)行破壞注入?？梢允褂脙A斜注入，以保護(hù)在底部1103處和在第二側(cè)壁110 2處的犧牲層224免受注入。在破壞注入工藝中使用的離子的示例包括惰性氣體離子，諸如例如氬或者氣離子。
[0088]在接下來的工藝步驟中，犧牲層224的被破壞注入的那些部分，在針對(duì)非破壞犧牲層部分對(duì)被破壞的犧牲層部分進(jìn)行選擇性蝕刻的蝕刻工藝中被去除。圖1lC示出了在該選擇蝕刻工藝之后的犧牲層224。然后，將犧牲層224的剩余部分用作蝕刻掩膜，對(duì)第一介電層221的未被犧牲層224覆蓋的那些部分進(jìn)行蝕刻。該結(jié)果在圖1lD中進(jìn)行了圖示。
[0089]參考圖11D，第一介電層221保留在溝槽110的底部I13和第二側(cè)壁I12處。該結(jié)構(gòu)對(duì)應(yīng)于參考圖1OC所闡釋的結(jié)構(gòu)。由此，用于形成柵極電介質(zhì)22的另外的工藝步驟可以對(duì)應(yīng)于上文參考圖1OD闡釋的工藝步驟。
[0090]基于參考圖1lA至圖1lD闡釋的方法，在底部1103上并且第二側(cè)壁110 2上形成更厚的柵極電介質(zhì)22，這是因?yàn)樵谠摲椒ㄖ械谝唤殡妼?21保留在底部I13和第二側(cè)壁IlO2上。然而，該方法可以容易地修改為僅僅在溝槽110的底部IlO3上形成第一介電層221。修改后的方法包括另外