一種半導(dǎo)體器件的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，對于先進技術(shù)，由于相鄰的柵極之間的空間較小，在形成層間介電層(ILD)時的間隙填充變得十分困難，因此，往往需要進行應(yīng)力臨近技術(shù)(SPT)處理以改善間隙填充工藝的余量。此外，應(yīng)力臨近技術(shù)在改善溝道應(yīng)力和提高載流子遷移率方面也發(fā)揮著重要的作用。
[0003]在進行應(yīng)力臨近技術(shù)(SPT)處理時，濕法刻蝕和干法刻蝕均可被采用，其中，濕法SPT由于對金屬硅化物(NiSi)損耗小而被廣泛采用。在濕法SPT的過程中，基于對側(cè)壁薄膜的不同需求，側(cè)壁氮化硅(SiN)可以被完全或部分去除。通常地，側(cè)壁完全被去除有利于層間介電層的間隙填充和MMOS的應(yīng)力改善；但是，對于高k金屬柵極技術(shù)而言，為保護氮化鈦(TiN)以及保護偏移側(cè)壁以避免出現(xiàn)金屬柵極凸起(protrus1n)的問題，需要保留一部分的主側(cè)壁。采用包括位于內(nèi)側(cè)的氧化物薄膜與位于外側(cè)的氮化硅薄膜的主側(cè)壁，可以在濕法SPT之后實現(xiàn)主側(cè)壁的部分去除(氧化物層被保留)。通常氮氧化物遮蔽層側(cè)壁(PSRspacer)不利于鍺娃的生長，因此,遮蔽層側(cè)壁(PSR spacer)通常與偏移側(cè)壁一樣采用氮化硅，而濕法SPT與氮氧化物主側(cè)壁(即，主側(cè)壁包括氧化物層和氮化硅層)則被廣泛用于高k金屬柵極技術(shù)中以實現(xiàn)部分主側(cè)壁的保留。但是，由于濕法SPT的各向同性刻蝕被主側(cè)壁中的氧化物層所阻擋，對遮蔽層側(cè)壁(氮化硅)的濕法刻蝕在垂直方向?qū)⒆兂筛飨虍愋钥涛g，因此，在遮蔽層側(cè)壁的頂端外側(cè)將由于刻蝕不均而形成明顯的突出物(overhang)，而這將導(dǎo)致層間介電層的填充能力變差。即使采用高深寬比(HARP)填充工藝，在沉積層間介電層之后，仍然會在層間介電層內(nèi)形成空洞(void)。這些空洞將影響后續(xù)的層間介電層CMP、偽柵極去除和接觸孔的形成等工藝，最終導(dǎo)致半導(dǎo)體器件的良率下降。
[0004]由此可見，在現(xiàn)有的半導(dǎo)體器件的制造方法中，在濕法應(yīng)力臨近技術(shù)(SPT)處理之后，遮蔽層側(cè)壁的頂端外側(cè)很容易形成突出物(overhang)，而這將影響層間介電層的間隙填充能力，最終導(dǎo)致半導(dǎo)體器件的良率下降。因此，為解決以上問題，有必要提出一種新的半導(dǎo)體器件的制造方法。

【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:
[0006]步驟SlOl:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成包括偽柵極和偽柵極硬掩膜的偽柵極結(jié)構(gòu)，并在所述偽柵極結(jié)構(gòu)的兩側(cè)形成第一側(cè)壁；
[0007]步驟S102:在所述第一側(cè)壁的外側(cè)形成第二側(cè)壁，其中，所述第二側(cè)壁包括位于內(nèi)側(cè)的氧化物層與位于外側(cè)的氮化硅層；
[0008]步驟S103:進行應(yīng)力臨近技術(shù)處理，其中，經(jīng)過所述應(yīng)力臨近技術(shù)處理，所述偽柵極硬掩膜與所述第二側(cè)壁中的所述氮化硅層被去除，并在所述第一側(cè)壁的頂端外側(cè)形成突出物；
[0009]步驟S104:去除形成于所述第一側(cè)壁的頂端外側(cè)的所述突出物；
[0010]步驟S105:在所述半導(dǎo)體襯底上形成層間介電層。
[0011]可選地，在所述步驟S104中，去除所述突出物的方法包括SiCoNi刻蝕或干法刻蝕。
[0012]可選地，在所述步驟S104中，所述干法刻蝕采用的方法包括低偏壓低功率的干法刻蝕(soft etch)。
[0013]在所述步驟S104中，所述SiCoNi的優(yōu)勢在于在去除突出物的同時對源漏區(qū)的金屬硅化物(鎳硅)的損耗較小。
[0014]可選地，在所述步驟S103中，所述應(yīng)力臨近技術(shù)處理為濕法應(yīng)力臨近技術(shù)處理。
[0015]可選地，在所述步驟S103中，所述濕法應(yīng)力臨近技術(shù)處理所采用的刻蝕液包括磷酸。
[0016]可選地，在所述步驟S104中，所述SiCoNi刻蝕包括原位SiCoNi刻蝕或非原位SiCoNi 刻蝕。
[0017]可選地，在所述步驟S105中，形成所述層間介電層的方法為沉積法，所述沉積法使用具有原位SiCoNi刻蝕功能的設(shè)備，可以在進行沉積工藝前使用原位SiCoNi刻蝕去除所述突出物。
[0018]可選地，在所述步驟S105中，形成所述層間介電層的方法為高深寬比填充法。
[0019]可選地，在所述步驟S104與步驟S105之間還包括步驟S1045:形成接觸孔刻蝕阻擋層。
[0020]可選地，在所述步驟SlOl中，所述第一側(cè)壁的材料包括氮化硅。
[0021]可選地，在所述驟SlOl中，所述第一側(cè)壁包括偏移側(cè)壁和/或鍺硅遮蔽層側(cè)壁。
[0022]本發(fā)明的半導(dǎo)體器件的制造方法，通過在進行應(yīng)力臨近技術(shù)處理的步驟之后，增加去除形成于第一側(cè)壁頂端外側(cè)的突出物的步驟，可以提高間隙填充能力，保證層間介電層的正常沉積，從而提高整個半導(dǎo)體器件的良率。
【附圖說明】
[0023]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0024]附圖中:
[0025]圖1A至圖1F為本發(fā)明提出的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的示意性剖視圖；
[0026]圖2為本發(fā)明提出的一種半導(dǎo)體器件的制造方法的流程圖。
【具體實施方式】
[0027]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0028]應(yīng)當理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0029]應(yīng)當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。
[0030]空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。
[0031]在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何及所有組合。
[0032]這里參考作為本發(fā)明的理想實施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實施例不應(yīng)當局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。
[0033]為了徹底理解本發(fā)明，將在下列的描述中提出詳細的步驟以及詳細的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發(fā)明還可以具有其他實施方式。
[0034]下面，參照圖1A至圖1F和圖2來描述本發(fā)明提出的半導(dǎo)體器件的制造方法一個示例性方法的詳細步驟。其中，圖1A至圖1F示出了本發(fā)明提出的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的示意性剖視圖，圖2為本發(fā)明的一種半導(dǎo)體器件的制造方法的流程圖。
[0035]步驟Al:提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100上形成包括自下而上層疊的界面層(IL) 101、高k介電層101102、偽柵極103和偽柵極硬掩膜104的偽柵極結(jié)構(gòu)；然后，在所述偽柵極結(jié)構(gòu)的兩側(cè)形成第一側(cè)壁105，如圖1A所示。
[0036]其中，所述偽柵極結(jié)構(gòu)包括NMOS的偽柵極結(jié)構(gòu)和PMOS的偽柵極結(jié)構(gòu)，如圖1A所示。當然，本實施例的半導(dǎo)體器件也可以僅包括NMOS或PM0S，在此并不進行限定。
[0037]其中，高k介電層102的材料可以為氧化鉿(Hf02)或其他合適的材料。界面層(IL)1l的材料可以為氧化物或其他合適的材料。偽柵極103的材料一般為多晶硅或無定形石圭。偽柵極硬掩膜104的材料一般為氮化娃(SiN)。
[0038]在本實施例中，第一側(cè)壁105可以為偏移側(cè)壁(offset spacer)，可以為鍺硅遮蔽層側(cè)壁(PSR spacer)，也可以為位于內(nèi)側(cè)的偏移側(cè)壁與位于外側(cè)的鍺硅遮蔽層側(cè)壁(簡稱遮蔽層側(cè)壁)共同構(gòu)成的結(jié)構(gòu)。第一側(cè)壁105的材料可以為氮化硅或其他合適的材料。
[0039]當?shù)谝粋?cè)壁105為偏移側(cè)壁(offset spacer)時,在本步驟中，在形成偏移側(cè)壁后，還可以對半導(dǎo)體襯底100進行LDD處理。當?shù)谝粋?cè)壁105為鍺硅遮蔽層側(cè)壁時，在形成鍺硅遮蔽層側(cè)壁之后，還可以包