閃存制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種閃存制造方法。
【背景技術(shù)】
[0002] 存儲(chǔ)器用于儲(chǔ)存大量數(shù)字信息，多年來(lái)，工藝技術(shù)的進(jìn)步和市場(chǎng)需求催生越來(lái)越 多高密度的各類型存儲(chǔ)器，其中，閃存（Flash memory)由其具有壽命長(zhǎng)、集成度高、存取速 度快、易于擦除和重寫(xiě)等優(yōu)點(diǎn)被廣泛應(yīng)用在各類電子產(chǎn)品諸如智能卡、S頂卡、微處理器、手 機(jī)中。
[0003] 通常，一個(gè)典型的閃存器件包括存儲(chǔ)區(qū)域和外圍電路區(qū)域（periphery)，其中存儲(chǔ) 區(qū)域包括了存儲(chǔ)單元部分（cell)，外圍電路區(qū)域包括各類晶體管。為了提高集成度和工藝 效率，嵌入式閃存技術(shù)將閃存工藝嵌入到標(biāo)準(zhǔn)的邏輯或混合電路工藝中。
[0004] 具體地說(shuō)，現(xiàn)有的嵌入式閃存制造流程通常包括如下步驟：
[0005] 參照?qǐng)D1A，提供半導(dǎo)體襯底101，所述半導(dǎo)體襯底101包括第一區(qū)域111和第二區(qū) 域122,所述第一區(qū)域111用于形成閃存結(jié)構(gòu)，所述第一區(qū)域111進(jìn)一步包括外圍電路區(qū)域 113和存儲(chǔ)單元區(qū)域112,所述第二區(qū)域122用于進(jìn)行標(biāo)準(zhǔn)邏輯電路工藝；
[0006] 參照?qǐng)D1B，在第一區(qū)域111形成第一多晶硅層105,用以形成閃存結(jié)構(gòu)的浮柵和選 擇柵，在第一區(qū)域111和第二區(qū)域122上形成第二多晶硅層104,用以形成閃存結(jié)構(gòu)的控制 柵以及標(biāo)準(zhǔn)邏輯電路中晶體管的柵極；
[0007] 參照?qǐng)D1C，對(duì)所述第一區(qū)域111的第一多晶娃層105和第二多晶娃層104進(jìn)行光 刻和刻蝕工藝形成堆疊柵結(jié)構(gòu)；
[0008] 參照?qǐng)D1D，在所述堆疊柵結(jié)構(gòu)兩側(cè)形成側(cè)墻106 ;
[0009] 參照?qǐng)D1E，對(duì)第二多晶硅層104進(jìn)行光刻和刻蝕工藝，以去除第一區(qū)域111部分堆 疊柵結(jié)構(gòu)的第二多晶硅層104,并在第二區(qū)域形成柵極結(jié)構(gòu)。
[0010] 實(shí)踐中發(fā)現(xiàn)，上述方法易在第一區(qū)域部分側(cè)墻106的角落處形成多晶硅殘留109， 影響器件的性能和可靠性。

【發(fā)明內(nèi)容】

[0011] 本發(fā)明提供一種閃存制造方法，以解決側(cè)墻角落處易殘留多晶硅的問(wèn)題。
[0012] 為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種閃存制造方法，包括：
[0013] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域包括 外圍電路區(qū)域和存儲(chǔ)單元區(qū)域；
[0014] 在所述第一區(qū)域上依次形成第一多晶硅層和隧穿氧化層，在所述第一區(qū)域和第二 區(qū)域上形成第二多晶硅層；
[0015] 對(duì)所述第一區(qū)域上的第一多晶硅層和第二多晶硅層進(jìn)行光刻和刻蝕工藝形成堆 置極結(jié)構(gòu)；
[0016] 對(duì)所述第二多晶硅層進(jìn)行光刻和刻蝕工藝，以去除所述存儲(chǔ)單元區(qū)域的部分區(qū)域 以及外圍電路區(qū)域上的堆疊柵結(jié)構(gòu)的第二多晶硅層，形成第一柵極結(jié)構(gòu)，并在所述第二區(qū) 域上形成第二柵極結(jié)構(gòu)；
[0017] 在所述堆疊柵結(jié)構(gòu)、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻；以及
[0018] 去除所述第二區(qū)域上的側(cè)墻。
[0019] 可選的，在所述的閃存制造方法中，所述第一多晶硅層的厚度為2500A~3000A， 所述第二多晶硅層的厚度為1750人~2000人,所述隧穿氧化層的厚度為150人~200A。
[0020] 可選的，在所述的閃存制造方法中，利用化學(xué)氣相沉積工藝形成所述第一多晶硅 層和第二多晶娃層。
[0021] 可選的，在所述的閃存制造方法中，采用干法刻蝕工藝去除所述存儲(chǔ)單元區(qū)域的 部分區(qū)域以及所述外圍電路區(qū)域上的堆疊柵結(jié)構(gòu)的第二多晶硅層，所述干法刻蝕工藝采用 的刻蝕氣體為HBr、Cl2或HeO2中的一種或幾種。
[0022] 可選的，在所述的閃存制造方法中，去除所述第二區(qū)域柵極的側(cè)墻的步驟為：在所 述第一區(qū)域上形成掩膜層；利用濕法刻蝕工藝去除所述第二區(qū)域上的側(cè)墻；以及去除所述 掩膜層。
[0023] 可選的，在所述的閃存制造方法中，所述掩膜層為二氧化硅。
[0024] 與現(xiàn)有技術(shù)相比，本發(fā)明對(duì)第二多晶硅層進(jìn)行光刻和刻蝕工藝之后再形成側(cè)墻， 避免側(cè)墻影響第二多晶硅的刻蝕，最后再去除第二區(qū)域上的側(cè)墻，這樣并不會(huì)造成多晶硅 殘留的缺陷，有利于提高器件的性能和可靠性。
【附圖說(shuō)明】
[0025] 圖IA至IE為現(xiàn)有的閃存制造方法各步驟的剖面結(jié)構(gòu)示意圖；
[0026] 圖2為本發(fā)明一實(shí)施例所提供的閃存制造方法的流程圖；
[0027] 圖3A至圖3F為本發(fā)明一實(shí)施例所提供的閃存制造方法各步驟的剖面結(jié)構(gòu)示意 圖。
【具體實(shí)施方式】
[0028] 根據(jù)【背景技術(shù)】所述，現(xiàn)有的閃存制造方法制造流程容易在側(cè)墻的角落處形成多晶 硅殘留，嚴(yán)重影響器件的性能和可靠性。本申請(qǐng)發(fā)明人經(jīng)過(guò)長(zhǎng)期研究發(fā)現(xiàn)，之所以出現(xiàn)多晶 硅殘留是因?yàn)閭?cè)墻角落處較難被刻蝕到，也就是說(shuō)，側(cè)墻的存在影響了對(duì)第二多晶硅層的 刻蝕。為此，本發(fā)明提供一種閃存制造方法，形成堆疊柵結(jié)構(gòu)后不形成側(cè)墻結(jié)構(gòu)，而是先對(duì) 第二多晶硅層進(jìn)行光刻和刻蝕工藝，由于此時(shí)尚未形成側(cè)墻結(jié)構(gòu)，較易控制刻蝕工藝的效 果，能夠很好的去除該些第二多晶硅層，避免產(chǎn)生缺陷。
[0029] 請(qǐng)參考圖2,其為本發(fā)明實(shí)施例所提供的閃存制造方法的流程圖，結(jié)合該圖2,該 方法包括以下步驟：
[0030] 步驟S210,提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括第一區(qū)域和第二區(qū)域，所述第一 區(qū)域包括外圍電路區(qū)域和存儲(chǔ)單元區(qū)域；
[0031] 步驟S220,在所述第一區(qū)域上依次形成第一多晶硅層和隧穿氧化層，并在所述第 一區(qū)域和第二區(qū)域上形成第二多晶硅層；
[0032] 步驟S230,對(duì)所述第一區(qū)域上的第一多晶硅層和第二多晶硅層進(jìn)行光刻和刻蝕工 藝形成堆疊柵結(jié)構(gòu)；
[0033] 步驟S240,對(duì)所述第二多晶硅層進(jìn)行光刻和刻蝕工藝，以去除所述存儲(chǔ)單元區(qū)域 的部分區(qū)域以及外圍電路區(qū)域上的堆疊柵結(jié)構(gòu)的第二多晶硅層形成第一柵極結(jié)構(gòu)，并在第 二區(qū)域上形成第二柵極結(jié)構(gòu)；
[0034] 步驟S250,在所述堆疊柵結(jié)構(gòu)、第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)兩側(cè)形成側(cè)墻；
[0035] 步驟S260,去除所述第二區(qū)域上第二柵極結(jié)構(gòu)兩側(cè)的側(cè)墻。
[0036] 下面將結(jié)合剖面示意圖對(duì)本發(fā)明的閃存制造方法進(jìn)行更詳細(xì)的描述，其中表示了 本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn) 本發(fā)明的有利效果。
[0037] 如圖3A所示，并結(jié)合步驟S210,首先，提供一半導(dǎo)體襯底301，所述半導(dǎo)體襯底301 包括第一區(qū)域311和第二區(qū)域322。所述第一區(qū)域311用于形成閃存結(jié)構(gòu)，也稱為高壓區(qū) 域。所述第二區(qū)域322用于進(jìn)行標(biāo)準(zhǔn)邏輯電路工藝，也稱為低壓區(qū)域。其中，所述第一區(qū)域 311進(jìn)一步包括外圍電路區(qū)域313和存儲(chǔ)單元區(qū)域312,所述第