快閃存儲器的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別是涉及一種快閃存儲器的形成方法。
【背景技術(shù)】
[0002] 快閃存儲器被廣泛應(yīng)用于電子產(chǎn)品中，其中，現(xiàn)有工藝中的快閃存儲器的形成一 般主要包括：
[0003] 參考圖1所示，提供半導(dǎo)體襯底100,在所述半導(dǎo)體襯底100上包括中心區(qū)域90和 外圍區(qū)域70。其中，在所述中心區(qū)域90的半導(dǎo)體襯底100上形成多個快閃存儲器的柵極 堆棧結(jié)構(gòu)20,所述柵極堆棧結(jié)構(gòu)20的兩側(cè)形成有柵極堆棧結(jié)構(gòu)20的第一側(cè)墻31，所述第 一側(cè)墻31外側(cè)形成有柵極堆棧結(jié)構(gòu)20的第二側(cè)墻32。在所述外圍區(qū)域70的半導(dǎo)體襯底 100上形成有多個外圍器件的柵極結(jié)構(gòu)40,所述柵極結(jié)構(gòu)40的兩側(cè)形成有柵極結(jié)構(gòu)40的 第一側(cè)墻31，所述第一側(cè)墻31的外側(cè)形成有所述柵極結(jié)構(gòu)40的第二側(cè)墻32。
[0004] 接下來，參考圖2所示，在所述半導(dǎo)體襯底100、柵極堆棧結(jié)構(gòu)20、柵極堆棧結(jié)構(gòu)20 的第二側(cè)墻31、柵極結(jié)構(gòu)40和柵極結(jié)構(gòu)40的第二側(cè)墻32上形成鎳層600,形成鎳層600 的方式可以為沉積。
[0005] 接下來，參考圖3所示，對圖2中所示的半導(dǎo)體結(jié)構(gòu)進(jìn)行退火，使得在柵極堆棧結(jié) 構(gòu)20和柵極結(jié)構(gòu)40頂部的表面與相鄰兩柵極堆棧結(jié)構(gòu)20或者相鄰兩柵極結(jié)構(gòu)40之間的 半導(dǎo)體襯底100的表面形成鎳化物64、67,以形成歐姆接觸，減小接下來形成在所述鎳化物 64、67上的接觸電極的接觸電阻。另外，本步驟還包括去除未反應(yīng)的鎳層600的步驟。
[0006] 然而，隨著發(fā)展高密度的，小尺寸的快閃存儲器元件的發(fā)展，相鄰的兩柵極堆棧結(jié) 構(gòu)20之間的間距成倍縮小，而柵極堆棧結(jié)構(gòu)20的高度并不會成相應(yīng)比例的縮小，使得相鄰 的兩柵極堆棧結(jié)構(gòu)20之間的間距的高寬比非常大。尤其在相鄰的兩柵極堆棧結(jié)構(gòu)20之間 的間距的高寬比大到超過4. 5后，相鄰的柵極堆棧結(jié)構(gòu)20的第二側(cè)墻32連接在一起，阻擋 鎳層600接觸到半導(dǎo)體襯底100的表面，也就不能在這相鄰的兩柵極堆棧結(jié)構(gòu)20之間的半 導(dǎo)體襯底100上形成鎳化物64,不能使得后續(xù)形成的接觸電極的接觸電阻減小。這使得快 閃存儲器的性能大受影響。

【發(fā)明內(nèi)容】

[0007] 鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種快閃存儲器的形成方 法，用于解決現(xiàn)有技術(shù)中較小尺寸的快閃存儲器的形成方法中，不能在相鄰柵極堆棧結(jié)構(gòu) 之間形成鎳化物的問題。
[0008] 為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種快閃存儲器的形成方法，所述 快閃存儲器的形成方法至少包括：
[0009] 提供半導(dǎo)體襯底；
[0010] 在所述半導(dǎo)體襯底上形成至少兩個柵極堆棧結(jié)構(gòu)；
[0011] 在每一所述柵極堆棧結(jié)構(gòu)的兩側(cè)形成第一側(cè)墻；
[0012] 在相鄰兩所述柵極堆棧結(jié)構(gòu)之間的半導(dǎo)體襯底上形成鎳化物；
[0013] 在所述第一側(cè)墻和所述鎳化物上形成第二側(cè)墻。
[0014] 優(yōu)選地，相鄰兩所述柵極堆棧結(jié)構(gòu)之間間隙的高寬比大于4. 5。
[0015] 優(yōu)選地，所述第一側(cè)墻的材質(zhì)為氧化娃，厚度為loo: A。
[0016] 優(yōu)選地，所述柵極堆棧結(jié)構(gòu)從下至上依次包括：柵氧化層、浮柵層、ONO層、控制柵 層和氮化娃層。
[0017] 相應(yīng)的，本發(fā)明還提供一種快閃存儲器的形成方法，所述快閃存儲器的形成方法 至少包括：
[0018] 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上包括中心區(qū)域和外圍區(qū)域；
[0019] 在所述中心區(qū)域的半導(dǎo)體襯底上形成至少兩個柵極堆棧結(jié)構(gòu)，在所述外圍區(qū)域的 所述半導(dǎo)體襯底上從下至上依次形成柵氧化層和多晶硅層；
[0020] 在所述柵極堆棧結(jié)構(gòu)兩側(cè)形成第一側(cè)墻；
[0021] 在相鄰兩所述柵極堆棧結(jié)構(gòu)之間的半導(dǎo)體襯底上形成第一鎳化物；
[0022] 在所述第一側(cè)墻外側(cè)形成第二側(cè)墻；
[0023] 對所述多晶硅層和氧化硅層進(jìn)行選擇性刻蝕，以在所述外圍區(qū)域形成至少兩個柵 極結(jié)構(gòu)；
[0024] 在所述柵極結(jié)構(gòu)兩側(cè)形成第三側(cè)墻；
[0025] 在所述柵極結(jié)構(gòu)的頂部以及兩柵極結(jié)構(gòu)之間的第三側(cè)墻之間的半導(dǎo)體襯底上形 成第二鎳化物。
[0026] 優(yōu)選地，在所述柵極堆棧結(jié)構(gòu)兩側(cè)形成第一側(cè)墻的步驟之前，還包括在在所述外 圍區(qū)域的多晶硅層上形成保護層的步驟，在所述第一側(cè)墻和所述第一鎳化物上形成第二側(cè) 墻的步驟之后，在對所述多晶硅層和氧化硅層進(jìn)行選擇性刻蝕的步驟之前，還包括去除所 述保護層，以露出所述多晶硅層的步驟。
[0027] 優(yōu)選地，在所述柵極結(jié)構(gòu)兩側(cè)形成第三側(cè)墻的步驟包括：在所述第二側(cè)墻層、所述 外圍區(qū)域的柵極結(jié)構(gòu)和暴露出來的半導(dǎo)體襯底上形成第三側(cè)墻層，所述第三側(cè)墻層至少填 滿相鄰兩所述柵極堆棧結(jié)構(gòu)之間的空隙。
[0028] 優(yōu)選地，相鄰兩所述柵極堆棧結(jié)構(gòu)之間間隙的高寬比大于4. 5。
[0029] 優(yōu)選地，所述第一側(cè)墻的材質(zhì)為氧化娃，厚度為丨00 A~300 A"
[0030] 優(yōu)選地，所述第二側(cè)墻的材質(zhì)為氮化娃，厚度為300 A~400 A。
[0031] 如上所述，本發(fā)明的快閃存儲器的形成方法，具有以下有益效果：
[0032] 本發(fā)明通過先形成好柵極堆棧結(jié)構(gòu)之間的鎳化物，再形成外側(cè)的第二側(cè)墻的方 式，避免了沉積鎳層時，由于第二側(cè)墻的阻擋，鎳層接觸不到半導(dǎo)體襯底的問題，導(dǎo)致后續(xù) 不能形成鎳化物的問題。
【附圖說明】
[0033] 圖1至圖3顯示為現(xiàn)有技術(shù)中的快閃存儲器的形成方法的示意圖。
[0034] 圖4至圖8顯示為本發(fā)明的實施例一中提供的快閃存儲器的形成方法的示意圖。
[0035] 圖9至圖14顯示為本發(fā)明的實施例二中提供的快閃存儲器的形成方法的示意圖。
[0036] 元件標(biāo)號說明
[0037] 100 半導(dǎo)體襯底
[0038] 90 中心區(qū)域
[0039] 70 外圍區(qū)域
[0040] 31 第一側(cè)墻
[0041] 20 柵極堆棧結(jié)構(gòu)
[0042] 600 鎳層
[0043] 64、67 鎳化物
[0044] 32 第二側(cè)墻
[0045] 100' 半導(dǎo)體襯底
[0046] 31' 第一側(cè)墻
[0047] 20' 柵極堆棧結(jié)構(gòu)
[0048] 600' 鎳層
[0049] 79' 鎳化物
[0050] 250' 氮化硅層
[0051] 32' 第二側(cè)墻
[0052] 100" 半導(dǎo)體襯底
[0053] 90" 中心區(qū)域
[0054] 70" 外圍區(qū)域
[0055] 250" 氮化硅層
[0056] 110" 柵氧化層
[0057] 500" 多晶硅層
[0058] 31" 第一側(cè)墻
[0059] 600" 鎳層
[0060] 79" 第一鎳化物
[0061] 32" 第二側(cè)墻
[0062] 20" 柵極結(jié)構(gòu)
[0063] 33 " 第三側(cè)墻
[0064] 330" 第三側(cè)墻層
[0065] 77" 第二鎳化物
[0066] SlO ~S15 步驟
[0067] S20 ~S28 步驟
【具體實施方式】
[0068] 以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書 所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實 施方式加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離 本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0069] 請參閱圖4至圖14。需要說明的是，本實施例中所提供的圖示僅以示意方式說明 本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù) 目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其 組件布局型態(tài)也可能更為復(fù)雜。
[0070] 實施例一
[0071] 參考圖4所示，結(jié)合圖5至圖8所示，本實施例提供一種快閃存儲器的形成方法， 具體如下：
[0072] 步驟Sll :提供半導(dǎo)體襯底；
[0073] 參考圖5所7K，在本實施例中，所述半導(dǎo)體襯底1〇〇'為娃襯底，在其它實施方式 中，所述半導(dǎo)體襯底100'還可以為鍺硅襯底、三五族化合物襯底、金剛石襯底以及其它。
[0074] 步驟S12 :在所述半導(dǎo)體襯底上形成至少兩個柵極堆棧結(jié)構(gòu)；
[0075] 參考圖5所示，在所述半導(dǎo)體襯底100'上形成至少兩個柵極堆棧結(jié)構(gòu)20'。在本 實施例中，所述柵極堆棧結(jié)構(gòu)為ETOX(Electron Tunneling Oxide,隧穿氧化層）NOR Flash 中的柵極堆棧結(jié)構(gòu)，從下至上依次包括：柵氧化層、浮柵層、ONO層和控制柵層（未標(biāo)示）。 其中，在所述控制柵層的表面，還形成有氮化硅層250'作為保護層。
[0076] 本實施例中，所述柵極堆棧結(jié)構(gòu)20'之間的間距為500,4~1000 A,所述柵極堆棧結(jié) 構(gòu)的高度為3000 A~5000 A.
[0077] 步驟S13 :在每一所述柵極堆棧結(jié)構(gòu)的兩側(cè)形成第一側(cè)墻；
[0078] 繼續(xù)參考圖5所示，形成第一側(cè)墻31'。本實施例中，所述第一側(cè)墻31'為一薄層 氧化硅層，其形成方法可以為：首先，在所述半導(dǎo)體襯底100'和所述氮化硅層250'上沉積 一薄層氧化硅層，然后，利用等離子體刻蝕工藝刻蝕所述半導(dǎo)體襯底100'表面和所述氮化 硅層250'上的氧化硅層，以形成位于所述柵極堆棧結(jié)構(gòu)20'兩側(cè)的第一側(cè)墻31'。
[0079] 所述第一側(cè)墻31的厚度為100 A~A:，非常的薄，故在形成所述第一側(cè)墻31' 后，對相鄰兩柵極堆棧結(jié)構(gòu)的之間間距的高寬比的改變不是很大。
[0080] 步驟S14 :在相鄰兩所述柵極堆棧結(jié)構(gòu)之間的半導(dǎo)體襯底100'上形成鎳化