半導(dǎo)體裝置、其制造方法和可變電阻存儲(chǔ)器件的制作方法
【專利說明】
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求2014年5月9日向韓國知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2014-0055709 的韓國專利申請(qǐng)的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
[0003] 本發(fā)明構(gòu)思的各種實(shí)施例涉及具有垂直溝道的半導(dǎo)體裝置、其制造方法、以及可 變電阻存儲(chǔ)器件。
【背景技術(shù)】
[0004] 晶體管，作為半導(dǎo)體器件中的典型元件，包括柵極、源極和漏極。具有二維（2D)結(jié) 構(gòu)的晶體管可以包括：柵極，形成在半導(dǎo)體襯底上；以及源極和漏極，通過使得半導(dǎo)體襯底 在柵極的兩側(cè)摻入雜質(zhì)而形成。源極和漏極之間的區(qū)域變成晶體管的溝道區(qū)域。由于晶體 管具有通過柵極的線寬限定的水平溝道區(qū)，將溝道長度減小至某個(gè)線寬以下的能力受限。 即使能夠?qū)系篱L度減小，也會(huì)出現(xiàn)晶體管正常工作的能力受限的現(xiàn)象。
[0005] 為了克服這些限制，已經(jīng)使用了垂直溝道半導(dǎo)體器件。垂直溝道半導(dǎo)體器件具有 柱狀的有源區(qū)，以及位于柱體的下部和上部中的源極和漏極以形成垂直溝道區(qū)。
[0006] 在垂直溝道半導(dǎo)體器件中，柵極以包圍柱體的線來延伸，或接觸柱體的任何一側(cè)。
[0007] 然而，隨著上述垂直溝道半導(dǎo)體器件比例縮小，溝道區(qū)的線寬減小，ON(導(dǎo)通）電 流減小。因此，需要能夠在這些半導(dǎo)體器件中增加 ON電流的新結(jié)構(gòu)。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明的一個(gè)實(shí)施例是一種半導(dǎo)體裝置。所述半導(dǎo)體裝置可以包括：半導(dǎo)體襯底； 以及多個(gè)柱體，形成在所述半導(dǎo)體襯底中。所述多個(gè)柱體中的每個(gè)包括：第一柱體；以及第 二柱體，形成在所述第一柱體上，且具有小于所述第一柱體的線寬。
[0009] 本發(fā)明的第二實(shí)施例是一種制造半導(dǎo)體裝置的方法。所述方法可以包括：通過第 一次刻蝕半導(dǎo)體襯底來形成上柱體；在所述上柱體的外壁上形成間隔件；以及通過利用所 述上柱體和所述間隔件來第二次刻蝕所述半導(dǎo)體襯底而形成下柱體。
[0010] 本發(fā)明的第三實(shí)施例是一種可變電阻存儲(chǔ)器件。所述可變電阻存儲(chǔ)器件可以包 括：半導(dǎo)體襯底；柱體，形成在所述半導(dǎo)體襯底中，所述柱體中的每個(gè)具有兩個(gè)或更多個(gè) 層，其中，在所述兩個(gè)或更多個(gè)層中，第一層具有比形成在所述第一層上的第二層更大的線 寬；柵電極，形成為包圍所述柱體中的每個(gè)的下部區(qū)域；源極，形成在所述柱體中的每個(gè)之 下的半導(dǎo)體襯底中；以及漏極，形成在所述柱體中的每個(gè)的上部區(qū)域中；以及可變電阻層， 與所述漏極電耦接。
[0011] 在以下標(biāo)題為"【具體實(shí)施方式】"的部分中描述這些和其他特征、方面和實(shí)施例。
【附圖說明】
[0012] 結(jié)合附圖從以下詳細(xì)描述將更清楚地理解本公開主題的以上和其他方面、特征和 優(yōu)點(diǎn)，在附圖中：
[0013] 圖1是說明根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的半導(dǎo)體裝置的截面圖；
[0014] 圖2至圖16是說明根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的制造半導(dǎo)體裝置的方法的截 面圖；
[0015] 圖17是示意性地說明根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的可變電阻存儲(chǔ)器件的立體 圖；以及
[0016] 圖18是示意性地說明根據(jù)本發(fā)明構(gòu)思的另一個(gè)實(shí)施例的可變電阻存儲(chǔ)器件的立 體圖。
【具體實(shí)施方式】
[0017] 將參照附圖更詳細(xì)地描述示例性實(shí)施例。本文參照作為示例性實(shí)施例（以及中間 結(jié)構(gòu)）的示意圖示的截面圖示來描述示例性實(shí)施例。照此，可預(yù)期到由于例如制造技術(shù)和/ 或公差而導(dǎo)致的圖示的形狀變化。因而，實(shí)施例不應(yīng)該被解釋為局限于本文中說明的區(qū)域 的特定形狀，而是可以包括由于例如制造而導(dǎo)致的形狀的變化。在附圖中，為了清楚，層和 區(qū)域的長度和尺寸可以被夸大。在附圖中相同的附圖標(biāo)記表示相同的元件。還理解的是， 當(dāng)層被稱作為在另一個(gè)層或襯底"上"時(shí)，其可以是直接在其他層或襯底上，或還可以存在 中間層。在本說明書中還應(yīng)注意的是，"連接/耦接"不僅表示一個(gè)部件與另一個(gè)部件直接 耦接，還表示經(jīng)由中間部件與另一個(gè)部件間接耦接。另外，只要未特意提及，單數(shù)形式可以 包括復(fù)數(shù)形式，且反之亦然。
[0018] 本發(fā)明構(gòu)思參照作為本發(fā)明構(gòu)思的理想實(shí)施例的示意性圖示的截面和/或平面 圖示來描述。然而，本發(fā)明構(gòu)思的實(shí)施例不應(yīng)該被解釋為局限于本發(fā)明構(gòu)思。盡管將示出 且描述本發(fā)明構(gòu)思的一些實(shí)施例，但本領(lǐng)域的普通技術(shù)人員將理解的是，在不脫離本發(fā)明 構(gòu)思的原理和精神的情況下，可以在這些示例性實(shí)施例中作出變化。
[0019] 圖1是說明根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的半導(dǎo)體裝置的截面圖。參見圖1，半導(dǎo) 體裝置可以包括：半導(dǎo)體襯底10,具有多個(gè)柱體15 ;柵電極80a，包圍每個(gè)柱體15的下部； 以及歐姆接觸層130,包圍柱體15的上部。
[0020] 柱體15可以包括第一柱體15b以及第二柱體15a，第二柱體15a與第一柱體15b 結(jié)合在一起。
[0021] 第一柱體15b可以對(duì)應(yīng)于形成在半導(dǎo)體襯底10中的柱體的下部。第一柱體15b 可以形成為具有比第二柱體15a更大的線寬以增加 ON(導(dǎo)通）電流。在實(shí)施例中，第一柱 體15b還可以具有線寬朝向底部逐漸增加的臺(tái)式結(jié)構(gòu)。換言之，第一柱體15b可以具有從 底部、即半導(dǎo)體襯底10至頂部的錐形側(cè)壁。第一柱體15b可以形成為具有在將晶體管形成 所需的面積最小化的同時(shí)用以增加 ON電流的最大線寬。公共源極（未示出）可以形成在 第一柱體15b之下的半導(dǎo)體襯底10中。
[0022] 第二柱體15a形成在第一柱體15b上。第二柱體15a形成為具有比第一柱體15b 更窄的線寬，從而抑制電極之間、例如相鄰柱體中的相變層或下電極之間的橋接。漏極（未 示出）可以形成在第二柱體15a的上部區(qū)域中。
[0023] 柵電極80a可以沿著第一柱體15b的外壁形成。柵電極80a可以被形成為包圍第 一柱體15b的下部區(qū)域。
[0024] 歐姆接觸層130可以形成在第二柱體15a上。換言之，歐姆接觸層130可以被形 成為覆蓋第二柱體15a的上表面和與第二柱體15a的上表面鄰接的側(cè)表面的邊緣。以上述 形狀形成歐姆接觸層130的目的是增加歐姆接觸層130和柱體15之間的接觸面積，以及經(jīng) 由接觸電阻降低來增加 ON電流。
[0025] 在歐姆接觸層130上還可以形成下電極（參見圖17的140)，以及在下電極上還可 以形成可變電阻層（參見圖17的150)。
[0026] 附圖標(biāo)記100和120a分別表示第一中間單元絕緣層和第二中間單元絕緣層。附 圖標(biāo)記IlOb和70分別表示設(shè)置在第二柱體15a的側(cè)表面上的間隔件和柵極絕緣層。
[0027] 在下文中，將參照?qǐng)D2至圖16描述根據(jù)本發(fā)明構(gòu)思的一個(gè)實(shí)施例的制造半導(dǎo)體裝 置的方法。
[0028] 參見圖2,在半導(dǎo)體襯底10上形成用于柱體形成的硬掩模圖案50。
[0029] 例如，可以在半導(dǎo)體襯底10上形成保護(hù)結(jié)構(gòu)20a，以及可以在保護(hù)結(jié)構(gòu)20a上形成 硬掩模圖案50。保護(hù)結(jié)構(gòu)20a可以包括第一絕緣層20、多晶硅層30和第二絕緣層40。第 一絕緣層20可以包括氧化硅層，第二絕緣層40可以包括氮化硅層。
[0030] 提供第一絕緣層20和多晶硅層30以形成漏極接觸插塞。第一絕緣層20 (氧化物 層）形成在半導(dǎo)體襯底10和多晶硅層30之間，以防止可能在用于形成歐姆接觸層（參見 圖16的130)的多晶娃層30的后續(xù)浸出工藝（dip-out process)中導(dǎo)致的對(duì)半導(dǎo)體襯底 10的損害。
[0031] 第二絕緣層40在多晶娃層30上由氣化娃層形成，以防止多晶娃層30在半導(dǎo)體襯 底10的后續(xù)刻蝕工藝中損壞。
[0032] 參見圖3,利用硬掩模圖案50刻蝕保護(hù)性結(jié)構(gòu)20a以形成保護(hù)性圖案20b。通過 利用硬掩模圖案50和保護(hù)性圖案20b來第一次刻蝕半導(dǎo)體襯底10而形成上柱體15a。可 以例如通過各向異性刻蝕方法來執(zhí)行第一次刻蝕。硬掩模圖案50可以在第一次刻蝕工藝 中去除，或硬掩模圖案50可以在第一次刻蝕工藝之后經(jīng)由一般的方法去除。
[0033] 參見圖4,在形成有上柱體15a的半導(dǎo)體襯底上沉積間隔件材料（未示出）。間隔 件材料可以由絕緣層、例如氧化硅層或氮化硅層形成。優(yōu)選地，間隔件材料可以是氮化硅 層。這是因?yàn)榈谝唤^緣層20由氧化硅層形成，而當(dāng)間隔件60由氧化硅層形成時(shí)，第一絕緣 層20可能