比漂移區(qū)高的雜質(zhì)濃度。并列pn層可以具有格子形的平面圖案。
[0021]為了解決上述問題并實現(xiàn)目的，根據(jù)本發(fā)明另一個方面，提供了一種制造半導體裝置的方法，該半導體裝置包括第一導電型的高濃度緩沖層，設(shè)置在第一導電型的漏層的第一主表面上并具有比漂移區(qū)高的雜質(zhì)濃度；第一導電型的低濃度緩沖層，設(shè)置在高濃度緩沖層上并具有比漂移區(qū)低的雜質(zhì)濃度；以及并列Pn層，設(shè)置在低濃度緩沖層上，在該并列pn層中，第一導電型的漂移區(qū)與第二導電型的分隔區(qū)交替地布置，至少一個分隔區(qū)被雜質(zhì)濃度比漂移區(qū)低的第一導電型區(qū)所替代。該方法包括利用重金屬的添加或用帶電粒子的照射來調(diào)整并列pn層的載流子壽命，以使并列pn層的載流子壽命比高濃度緩沖層的載流子壽命短的步驟。
[0022]為了解決上述問題并實現(xiàn)目的，根據(jù)本發(fā)明另一個方面，提供了一種制造半導體裝置的方法，該半導體裝置包括第一導電型的高濃度緩沖層，設(shè)置在第一導電型的漏層的第一主表面上并具有比漂移區(qū)高的雜質(zhì)濃度；第一導電型的低濃度緩沖層，設(shè)置在高濃度緩沖層上并具有比漂移區(qū)低的雜質(zhì)濃度；和并列Pn層，設(shè)置在低濃度緩沖層上，在該并列pn層中，第一導電型的漂移區(qū)與第二導電型的分隔區(qū)交替地布置，至少一個分隔區(qū)被雜質(zhì)濃度比漂移區(qū)低的第一導電型區(qū)所替代。該方法具有以下特征。首先，進行在漏層的第一主表面上，形成雜質(zhì)濃度比漂移區(qū)高的第一導電型的高濃度緩沖層的步驟。其次，進行在高濃度緩沖層上，形成雜質(zhì)濃度比漂移區(qū)低的第一導電型的低濃度緩沖層的步驟。然后，進行在低濃度緩沖層上形成并列pn層的步驟。進一步，進行向并列pn層添加重金屬或照射帶電粒子，以使并列Pn層的載流子壽命比高濃度緩沖層的載流子壽命短的步驟。
[0023]為了解決上述問題并實現(xiàn)目的，根據(jù)本發(fā)明另一個方面，提供了一種制造半導體裝置的方法，該半導體裝置包括第一導電型的高濃度緩沖層，設(shè)置在第一導電型的漏層的第一主表面上并具有比漂移區(qū)高的雜質(zhì)濃度；第一導電型的低濃度緩沖層，設(shè)置在高濃度緩沖層上并具有比漂移區(qū)低的雜質(zhì)濃度；和并列Pn層，設(shè)置在低濃度緩沖層上，在該并列pn層中，第一導電型的漂移區(qū)與第二導電型的分隔區(qū)交替地布置，至少一個分隔區(qū)被雜質(zhì)濃度比漂移區(qū)低的第一導電型區(qū)所替代。該方法具有以下特征。首先，進行在半導體基板的正面?zhèn)壬闲纬刹⒘衟n層的步驟。其次，進行在半導體基板的正面?zhèn)壬系牟⒘衟n層上形成元件結(jié)構(gòu)的步驟。接下來，進行在半導體基板的背面?zhèn)壬闲纬呻s質(zhì)濃度比漂移區(qū)低的第一導電型的低濃度緩沖層的步驟。然后，從半導體基板的背面在比低濃度緩沖層淺的位置，進行形成雜質(zhì)濃度比漂移區(qū)高的第一導電型的高濃度緩沖層的步驟。進一步，進行向高濃度緩沖層添加重金屬或照射帶電粒子，以使并列pn層的載流子壽命比高濃度緩沖層的載流子壽命短的步驟。
[0024]發(fā)明效果
[0025]根據(jù)本發(fā)明，能夠提供一種在反向恢復運行期間防止在硬恢復波形中的急劇上升的半導體裝置及其制造方法。另外，還可以提供一種能夠以高速運行并能夠降低反向恢復損失的半導體裝置及其制造方法。
【附圖說明】
[0026]圖1是示出根據(jù)本發(fā)明的實施例1的超結(jié)MOSFET的主要部分的截面圖，其中，并列Pn層中的P型分隔區(qū)被具有雜質(zhì)濃度比η型漂移區(qū)的雜質(zhì)濃度低的η型區(qū)所替代；
[0027]圖2是示出根據(jù)相關(guān)技術(shù)的超結(jié)MOSFET的主要部分的截面圖(a)，并且是載流子壽命分布圖，其中縱軸示出與(a)相對應的基板的深度方向?qū)纳疃龋?br>[0028]圖3是示出與具有根據(jù)圖2中所示的相關(guān)技術(shù)的結(jié)構(gòu)的超結(jié)MOSFET以及具有根據(jù)圖1中所示的本發(fā)明的實施例1的超結(jié)MOSFET相對應的反向恢復電流波形的圖；
[0029]圖4是示出根據(jù)本發(fā)明的實施例1的超結(jié)MOSFET的不同的載流子壽命分布的圖；
[0030]圖5是示出通常的逆變器的電路圖。
[0031]圖6的(a)是示出通常的IGBT的主要部分的截面圖，并且圖6的(b)是示出MOSFET的主要部分的截面圖；
[0032]圖7是示出沿與根據(jù)本發(fā)明的超結(jié)MOSFET中的基板的表面平行的平面切割所得的并列Pn層的平面圖案的主要部分的截面圖的示例；
[0033]圖8的(a)是示出沿著圖7的B_B’虛線所截取的主要部分的截面圖，圖8的(b)是沿著圖7的C-C’虛線所截取的主要部分的截面圖；
[0034]圖9是示出沿與根據(jù)本發(fā)明的超結(jié)MOSFET中的基板的表面平行的平面切割所得的并列Pn層的平面圖案的主要部分的截面圖的另一示例；
[0035]圖10的(a)是示出沿著圖9的B_B’虛線所截取的主要部分的截面圖，圖10的(b)是示出沿著圖9的C-C’虛線所截取的主要部分的截面圖。
[0036]符號的說明
[0037]I n++漏層(第一導電型高濃度半導體基板)
[0038]2 第二緩沖層
[0039]3 第一緩沖層
[0040]4 并列pn層
[0041]4a η型漂移區(qū)
[0042]4b P型分隔區(qū)
[0043]5 P型基區(qū)
[0044]6 pn 結(jié)
[0045]10a、1b pin 二極管
[0046]50、201 超結(jié) MOSFET
[0047]101 IGBT
[0048]103集電結(jié)
[0049]301 MOSFET
[0050]401 二極管
[0051]1000逆變電路
【具體實施方式】
[0052]在下文中，將參考附圖，對根據(jù)本發(fā)明的半導體裝置、該半導體裝置的制造方法、以及使二極管并聯(lián)連接的復合半導體裝置的實施例進行詳細說明。在本說明書和附圖中，附有“η”或“p”的層或區(qū)中，表示電子或空穴為多數(shù)載流子。另外，附加于η或P的符號“ + ”和表示雜質(zhì)濃度比沒有該符號的層的雜質(zhì)濃度高和低。在以下的實施例的說明和附圖中，對同樣的組件標記相同的符號，并將不會重復其說明。另外，為了容易觀察或者容易理解，在實施例中描述的附圖中，尺寸和空間比例不同于實際的尺寸和空間比例。只要不超出其范圍和主旨，本發(fā)明就不限于以下的實施例。
[0053]實施例1
[0054]圖1是示出根據(jù)本發(fā)明的實施例1的超結(jié)MOSFET的主要部分的截面圖，其中，并列Pn層中的P型分隔區(qū)被具有雜質(zhì)濃度比η型漂移區(qū)的雜質(zhì)濃度低的η型區(qū)所替代。圖1是示出在根據(jù)本發(fā)明的垂直超結(jié)MOSFET 50和MOSFET 51的每個中的元件的活性部的主要部分的截面圖。圖1的(a)和圖1的(b)中示出的垂直超結(jié)MOSFET 50和51具有超結(jié)(SJ)結(jié)構(gòu)，其中，漂移層是包括具有高雜質(zhì)濃度的η型區(qū)(η型漂移區(qū))4a和P型區(qū)(p型分隔區(qū))4b的并列pn層4，η型區(qū)(η型漂移區(qū))4a和ρ型區(qū)(ρ型分隔區(qū))4b在與基板主表面平行的方向上交替布置。這就是說，垂直超結(jié)MOSFET 50和51具有由形成并列pn層4的η型漂移區(qū)4a和ρ型分隔區(qū)4b形成的多個pn結(jié)6，這些pn結(jié)6沿與基板的主表面垂直的方向(基板的深度方向)延伸并彼此平行。圖1的(a)示出具有SJ結(jié)構(gòu)的垂直超結(jié)MOSFET 50，其中，并列pn層4中的一些ρ型分隔區(qū)4b的多個區(qū)域是具有比η型漂移區(qū)4a的雜質(zhì)濃度低的雜質(zhì)濃度的η區(qū)4c。垂直超結(jié)MOSFET 50包括具有與η區(qū)4c具有相同雜質(zhì)濃度的第一 η緩沖層3以及具有比并列pn層4的η型漂移區(qū)4a高的雜質(zhì)濃度的第二n+緩沖層2，其中，第一 η緩沖層3和第二 η +緩沖層2從并列pn層4開始以該次序布置在并列pn層4與n++漏層I之間。
[0055]圖1的(b)示出具有SJ結(jié)構(gòu)的垂直超結(jié)MOSFET 51，其中，并列pn層4的一個ρ型分隔區(qū)4b是具有比η型漂移區(qū)4a的雜質(zhì)濃度低的雜質(zhì)濃度的η區(qū)4c。垂直超結(jié)MOSFET51包括第一 η緩沖層3，第一 η緩沖層3設(shè)置在并列pn層4的低表面與η ++漏層I之間并且具有與η區(qū)4c相同的雜質(zhì)濃度。另外，垂直超結(jié)MOSFET 50和51均包括設(shè)置在并列pn層4的與第一 η緩沖層3相反的一側(cè)上的一般的MO