硅基低漏電流懸臂梁柵cmos管倒相器及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明提出了硅基低漏電流懸臂梁柵CMOS管倒相器，屬于微電子機(jī)械系統(tǒng)的技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]隨著集成電路的發(fā)展，芯片的集成度越來越高。芯片的尺寸越來越小，器件的特征尺寸不斷縮小，尤其是進(jìn)入深亞微米工藝之后，芯片的規(guī)模不斷增大，內(nèi)部集成的MOS管數(shù)目急劇增加，時(shí)鐘頻率越來越高。眾多MOS管在很高的頻率下工作，將導(dǎo)致芯片的功耗顯著增大。高功耗會(huì)使芯片過熱，這樣不僅會(huì)影響芯片的性能還會(huì)縮短芯片的使用壽命。高功耗直接影響移動(dòng)便攜設(shè)備的電源續(xù)航能力和散熱性能的提高。因此，如今的芯片設(shè)計(jì)者不僅致力于提高芯片的速度和集成度，而且越來越關(guān)注芯片功耗問題。
[0003]常見的MOS管器件的功耗包括MOS管工作時(shí)交流信號(hào)產(chǎn)生的動(dòng)態(tài)功耗和漏電流造成的損耗。漏電流又包括兩種:柵極電壓帶來的柵極漏電流和截止時(shí)源漏之間的漏電流。目前大多數(shù)研究都是集中在對(duì)MOS管動(dòng)態(tài)功耗的降低的研究。而對(duì)漏電流的降低的研究很少。本發(fā)明即是基于Si工藝設(shè)計(jì)了一種具有極低的柵極漏電流的硅基低漏電流懸臂梁柵CMOS管倒相器。

【發(fā)明內(nèi)容】

[0004]技術(shù)問題:本發(fā)明的目的是提供一種硅基低漏電流懸臂梁柵CMOS管倒相器及制備方法，傳統(tǒng)的COMS倒相器在工作時(shí)，其柵極上會(huì)加載交替變化的方波信號(hào)。理想情況下，我們希望柵極的直流電流為O。而實(shí)際上，由于傳統(tǒng)MOS管的柵氧化層很薄，所以柵氧化層中的場(chǎng)強(qiáng)很大，通常會(huì)造成一定的直流漏電流。在大規(guī)模集成電路中，這種漏電流的存在會(huì)增加倒相器在工作的中的功耗，甚至降低MOS管的性能。而這種漏電流在本發(fā)明中得到有效的降低。
[0005]技術(shù)方案:本發(fā)明的硅基低漏電流懸臂梁柵CMOS管倒相器，由懸臂梁柵NMOS管和懸臂梁柵PMOS管構(gòu)成，該倒相器中的MOS管是制作在P型Si襯底上，其輸入引線是制作在襯底上的多晶硅，懸臂梁柵NMOS管的源極接地，懸臂梁柵PMOS管的源極接電源；懸臂梁柵NMOS管的漏極與懸臂梁柵PMOS管的漏極短接，在結(jié)構(gòu)上，懸臂梁柵NMOS管和懸臂梁柵PMOS管的柵極不是直接附在柵氧化層上，而是懸浮的，形成懸臂梁柵，兩個(gè)MOS管的懸臂梁柵是短接的，懸臂梁柵的兩個(gè)錨區(qū)則制作在柵氧化層上，懸臂梁柵下方設(shè)計(jì)有電極板，電極板的上表面有柵氧化層的覆蓋，每個(gè)MOS管電極板與該MOS管的源極短接。
[0006]懸臂梁柵NMOS管的閾值電壓設(shè)計(jì)為正，懸臂梁柵PMOS管的閾值電壓設(shè)計(jì)為負(fù)，懸臂梁柵NMOS管和懸臂梁柵PMOS管的閾值電壓的絕對(duì)值設(shè)計(jì)為相等，懸臂梁柵的下拉電壓設(shè)計(jì)為等于MOS管的閾值電壓的絕對(duì)值，當(dāng)輸入高電平時(shí)，懸臂梁柵NMOS管的懸臂梁柵與電極板間的電壓大于閾值電壓的絕對(duì)值，所以懸臂梁柵被下拉到柵氧化層上，同時(shí)懸臂梁柵與懸臂梁柵NMOS管的源極間的電壓也大于閾值電壓，所以懸臂梁柵NMOS管導(dǎo)通，而懸臂梁柵PMOS管的懸臂梁柵與電極板間的電壓小于閾值電壓的絕對(duì)值，所以懸臂梁柵是懸浮的，同時(shí)懸臂梁柵與懸臂梁柵PMOS管的源極間的電壓接近0，所以懸臂梁柵PMOS管截止，從而倒相器輸出低電平，而當(dāng)輸入低電平時(shí)，情況恰好相反，懸臂梁柵NMOS管的懸臂梁柵懸浮，處于截止，而懸臂梁柵PMOS管的懸臂梁柵被下拉，處于導(dǎo)通，從而倒相器輸出高電平，所以當(dāng)在懸臂梁柵與電極板間的電壓小于閾值電壓的絕對(duì)值時(shí)，懸浮的懸臂梁柵是與柵氧化層之間存在空氣間隙，而只有在懸臂梁柵與電極板間的電壓等于或大于閾值電壓的絕對(duì)值時(shí)，懸臂梁柵才會(huì)下拉到貼在柵氧化層，從而使MOS管導(dǎo)通，相比于傳統(tǒng)的MOS管，本發(fā)明中由于懸浮梁柵的設(shè)計(jì)，柵氧化層中的場(chǎng)強(qiáng)較小，因此直流漏電流大大減小。從而有效的降低了功耗。
[0007]本發(fā)明的硅基低漏電流懸臂梁柵CMOS管倒相器的制備方法如下:
[0008]I)準(zhǔn)備P型Si襯底；
[0009]2)初始氧化，生長(zhǎng)S1Jl，作為摻雜的屏蔽層；
[0010]3)光刻S1Jl，刻出N阱注入孔；
[0011]4)N阱注入，在氮?dú)猸h(huán)境下退火；退火完成后，在高溫下進(jìn)行雜質(zhì)再分布，形成N阱；
[0012]5)去除硅表面的全部氧化層；
[0013]6)底氧生長(zhǎng)。通過熱氧化在平整的硅表面生長(zhǎng)一層均勻的氧化層，作為緩沖層。
[0014]7)沉積氮化硅，然后光刻和刻蝕氮化硅層，保留有源區(qū)的氮化硅，場(chǎng)區(qū)的氮化硅去除；
[0015]8)場(chǎng)氧化。對(duì)硅片進(jìn)行高溫?zé)嵫趸?，在?chǎng)區(qū)生長(zhǎng)了所需的厚氧化層；
[0016]9)去除氮化硅和底氧層，采用干法刻蝕技術(shù)將硅片表面的的氮化硅和底氧全部去除。
[0017]10)在硅片上涂覆一層光刻膠，光刻和刻蝕光刻膠，去除需要制作懸臂梁電極板位置的光刻膠。然后淀積一層Al，去除光刻膠以及光刻膠上的Al，形成電極板；
[0018]11)進(jìn)行柵氧化。進(jìn)行柵氧化，形成一層高質(zhì)量的氧化層；
[0019]12)利用CVD技術(shù)沉積多晶硅，光刻?hào)艌D形和多晶硅引線圖形，通過干法刻蝕技術(shù)刻蝕多晶硅，保留輸入引線和懸臂梁的錨區(qū)位置的多晶硅。
[0020]13)通過旋涂方式形成PMGI犧牲層，然后光刻犧牲層，僅保留懸臂梁柵下方的犧牲層；
[0021]14)蒸發(fā)生長(zhǎng)Al;
[0022]15)涂覆光刻膠，保留懸臂梁柵上方的光刻膠；
[0023]16)反刻Al，形成懸臂梁柵；
[0024]17)涂覆光刻膠，光刻并刻蝕出硼的注入孔，注入硼，形成懸臂梁柵PMOS管的有源區(qū)；
[0025]18)涂覆光刻膠，光刻并刻蝕出磷的注入孔，注入磷，形成懸臂梁柵NMOS管的有源區(qū)；
[0026]19)制作通孔和引線；
[0027]20)釋放PMGI犧牲層，形成懸浮的懸臂梁柵。
[0028]在本發(fā)明中，MOS管的柵極設(shè)計(jì)為一個(gè)懸浮在柵氧化層上方的懸臂梁。懸臂梁柵NMOS管的閾值電壓設(shè)計(jì)為正，懸臂梁柵PMOS管的閾值電壓設(shè)計(jì)為負(fù)，兩個(gè)MOS管的閾值電壓的絕對(duì)值設(shè)計(jì)為相同，同時(shí)設(shè)計(jì)懸臂梁柵的下拉電壓等于MOS管的閾值電壓的絕對(duì)值。當(dāng)輸入高電平時(shí)，懸臂梁柵NMOS管的懸臂梁柵與電極板間的電壓大于閾值電壓的絕對(duì)值，所以懸臂梁柵被下拉到柵氧化層上，同時(shí)懸臂梁柵與懸臂梁柵NMOS管的源極間的電壓也大于閾值電壓，所以懸臂梁柵NMOS管導(dǎo)通。而懸臂梁柵PMOS管的懸臂梁柵與電極板間的電壓小于閾值電壓的絕對(duì)值，所以懸臂梁柵是懸浮的，同時(shí)懸臂梁柵與懸臂梁柵PMOS管的源極間的電壓接近0，所以懸臂梁柵PMOS管截止，從而倒相器輸出低電平。而當(dāng)輸入低電平時(shí)，情況恰好相反，懸臂梁柵NMOS管的懸臂梁柵懸浮，處于截止，而懸臂梁柵PMOS管的懸臂梁柵被下拉，處于導(dǎo)通。從而倒相器輸出高電平。所以，在MOS管工作時(shí)，當(dāng)柵極與電極板間的電壓小于閾值電壓的絕對(duì)值時(shí)，懸臂梁柵是懸浮在柵氧化層上方的，懸臂梁柵和柵氧化層之間是空氣。而當(dāng)柵極與電極板間的電壓大于或等于閾值電壓的絕對(duì)值時(shí)，懸臂梁柵才會(huì)下拉到附在柵氧化層上，從而使MOS管導(dǎo)通。傳統(tǒng)的MOS管的柵極是始終附在柵氧化層上的。本發(fā)明中的MOS管的懸臂梁柵只有導(dǎo)通時(shí)，才貼在柵氧化層上，而其他情況下都是懸浮的，所以柵氧化層中的場(chǎng)強(qiáng)較小，因此直流漏電流也大大減小。
[0029]有益效果:本發(fā)明的硅基低漏電流懸臂梁柵CMOS管倒相器在工作中柵氧化層中的場(chǎng)強(qiáng)較小，能有效的減小柵極漏電流。從而使得本發(fā)明中的硅基低漏電流懸臂梁柵CMOS管倒相器的功耗得到有效的降低。
【附圖說明】
[0030]圖1為本發(fā)明硅基低漏電流懸臂梁柵CMOS管倒相器的原理圖，
[0031]圖2為本發(fā)明硅基低漏電流懸臂梁柵CMOS管倒相器的俯視圖，
[0032]圖3為圖2硅基低漏電流懸臂梁柵CMOS管倒相器的P_P’向的剖面圖，
[0033]圖4為圖2硅基低漏電流懸臂梁柵CMOS管倒相器的A_A’向的剖面圖，
[0034]圖5為圖2硅基低漏電流懸臂梁柵CMOS管倒相器的B_B’向的剖面圖，
[0035]圖中包括:懸臂梁柵NMOS管I，懸臂梁柵PMOS管2，P型Si襯底3，輸入引線4，柵氧化層5，懸臂梁柵6，錨區(qū)7，電極板8，N阱9，懸臂梁柵NMOS管的源極10，懸臂梁柵PMOS管的源極11，通孔12，引線13，懸臂梁柵NMOS管的漏極14，懸臂梁柵PMOS管的漏極15。
【具體實(shí)施方式】
[0036]本發(fā)明是由懸臂梁柵NMOS管I和懸臂梁柵PMOS管2構(gòu)成，該倒相器的MOS基于P型Si襯底3制作，其輸入引線4是制作在襯底上的多晶硅。懸臂梁柵NMOS管的源極10接地，懸臂梁柵PMOS管的源極11接電源。懸臂梁柵NMOS管的漏極14與懸臂梁柵PMOS管