半導(dǎo)體器件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件，尤其是涉及將多個(gè)場(chǎng)效應(yīng)晶體管共源共柵(cascode)連接的半導(dǎo)體器件。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中已知具有多個(gè)場(chǎng)效應(yīng)晶體管的半導(dǎo)體器件。作為一個(gè)例子，在圖9和圖10中表示現(xiàn)有的半導(dǎo)體器件900。圖9是半導(dǎo)體器件900的側(cè)面圖，圖10是半導(dǎo)體器件900的俯視圖。
[0003]如圖9和圖10所示，半導(dǎo)體器件900包括共源共柵連接的常導(dǎo)通型MOSFET (metal-oxi de-semi conductor field-effect transistor:金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)302和常截止型M0SFET303。常導(dǎo)通型M0SFET302為橫型器件，常截止型M0SFET303為縱型器件。
[0004]如圖9所示，常導(dǎo)通型M0SFET302以形成有源極端子305、漏極端子306和柵極端子307的面在上的方式，被芯片焊接(die bond)在襯底301上。另外，常截止型M0SFET303以形成有源極端子310和柵極端子311的面在上，以形成有漏極端子312的面在下的方式，被芯片焊接在襯底301上。常截止型M0SFET303的柵極端子311經(jīng)由Al線320與外部取出端子(柵極輸入端子)321焊接。另外，常導(dǎo)通型M0SFET302的柵極端子307經(jīng)由Al線322與外部取出端子(GND端子)318焊接。
[0005]如圖10所示，常導(dǎo)通型M0SFET302的源極端子305經(jīng)由Al線315與襯底301的端子313焊接。此外，在端子313電連接有常截止型M0SFET303的漏極端子312。另外，常導(dǎo)通型M0SFET302的漏極端子306經(jīng)由Al線316與襯底301上的外部取出端子(輸出端子)焊接319。常截止型M0SFET303的源極端子310經(jīng)由Al線317與外部取出端子(GND端子)318焊接。
[0006]在半導(dǎo)體器件900中，由于Al線315、316、317、320、322的原因，在共源共柵連接電路中產(chǎn)生比較高的寄生電感，因此，結(jié)果是存在電路整體的阻抗變高的問題。另外，在半導(dǎo)體器件900中，由于常導(dǎo)通型M0SFET302和常截止型M0SFET303在襯底301上并列地配置，所以襯底301的面積不得不變大。因此，存在半導(dǎo)體器件900難以組裝到設(shè)備中，或者能夠搭載到設(shè)備中的數(shù)量較少的問題。
[0007]另一方面，在專利文獻(xiàn)I中公開了具有第一半導(dǎo)體芯片和第二半導(dǎo)體芯片的半導(dǎo)體器件。在上述半導(dǎo)體器件中，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片層疊在襯底上，并且經(jīng)由導(dǎo)電性凸起(bump)與襯底的電極倒裝式(flip-chip)接合，由此降低電路的電感。
[0008]在專利文獻(xiàn)I中記載的半導(dǎo)體器件的電路工作中，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片與襯底和外部連接端子的連接部位的電感是重要的。但是，在上述電路中，第一半導(dǎo)體芯片和第二半導(dǎo)體芯片經(jīng)由導(dǎo)電性凸起與襯底和外部連接端子連接。因?yàn)樵搶?dǎo)電性凸起的電感較大，所以上述半導(dǎo)體器件存在著不能夠充分地降低在電路工作中重要的電感的問題。
[0009]現(xiàn)有技術(shù)文獻(xiàn)
[0010]專利文獻(xiàn)
[0011]專利文獻(xiàn)1:特開2011-54652號(hào)公報(bào)(2011年3月17日公開)
【發(fā)明內(nèi)容】
[0012]發(fā)明要解決的技術(shù)問題
[0013]本發(fā)明鑒于上述的問題點(diǎn)而完成，其目的在于提供一種能夠降低在共源共柵連接電路的工作中最重要的電感，提高電路的工作性能的半導(dǎo)體器件。
[0014]用于解決問題的技術(shù)手段
[0015]為了解決上述問題，本發(fā)明的一個(gè)方式的半導(dǎo)體器件由多個(gè)場(chǎng)效應(yīng)晶體管共源共柵連接而成，包括:常截止型場(chǎng)效應(yīng)晶體管，其為上述多個(gè)場(chǎng)效應(yīng)晶體管中的一個(gè)，具有形成有柵極電極和漏極電極的第一主面和形成有源極電極的第二主面；和芯片焊盤，其具有與上述常截止型場(chǎng)效應(yīng)晶體管的第二主面接觸的第一主面，且兼作該半導(dǎo)體器件的源極端子。
[0016]發(fā)明效果
[0017]根據(jù)本發(fā)明的一個(gè)方式，能夠降低在共源共柵連接電路的工作中最重要的電感，提高電路的工作性能。
【附圖說明】
[0018]圖1是表示本發(fā)明的一個(gè)方式的半導(dǎo)體器件的結(jié)構(gòu)的俯視圖。
[0019]圖2是圖1所示的半導(dǎo)體器件的側(cè)面圖。
[0020]圖3是圖1所示的半導(dǎo)體器件的電路圖。
[0021]圖4是表示本發(fā)明的其它實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的俯視圖。
[0022]圖5是表示本發(fā)明的其它實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的俯視圖。
[0023]圖6是圖5所示的半導(dǎo)體器件的側(cè)面圖。
[0024]圖7是表示本發(fā)明的其它實(shí)施方式的半導(dǎo)體器件的結(jié)構(gòu)的俯視圖。
[0025]圖8是具有圖1所示的半導(dǎo)體器件的電子設(shè)備的截面圖。
[0026]圖9是表示現(xiàn)有的半導(dǎo)體器件的結(jié)構(gòu)的側(cè)面圖。
[0027]圖10是圖9所示的現(xiàn)有的半導(dǎo)體器件的俯視圖。
【具體實(shí)施方式】
[0028][實(shí)施方式I]
[0029]以下，利用圖1?圖3對(duì)本發(fā)明的一個(gè)實(shí)施方式進(jìn)行詳細(xì)的說明。
[0030](半導(dǎo)體器件100的結(jié)構(gòu))
[0031]首先，利用圖1和圖2說明本實(shí)施方式的半導(dǎo)體器件100的結(jié)構(gòu)。圖1和圖2是半導(dǎo)體器件100的俯視圖和側(cè)面圖。此外，在圖2中，省略了導(dǎo)電部件133、導(dǎo)電部件134和第二端子104的圖示。
[0032]如圖1所示，半導(dǎo)體器件100包括常導(dǎo)通型場(chǎng)效應(yīng)晶體管101 (以下，簡(jiǎn)稱為晶體管101)、常截止型場(chǎng)效應(yīng)晶體管102 (以下，簡(jiǎn)稱為晶體管102)、第一端子103 (漏極端子DT)、第二端子104(柵極端子GT)、芯片焊盤(die pad) 105和密封部件106。晶體管101具有比晶體管102高的耐壓。晶體管101例如可以是GaN-MOSFET。晶體管102例如可以是S1-MOSFET0芯片焊盤105可以由具有導(dǎo)電性的材料形成，其它的條件沒有限定。另外，密封部件106例如由樹脂形成。
[0033]如圖2所示，在半導(dǎo)體器件100中，晶體管101和晶體管102被共源共柵連接。晶體管101和晶體管102配置在芯片焊盤105上，而且由密封部件106密封。芯片焊盤105的下表面的一部分兼用作半導(dǎo)體器件100的源極端子ST。以下，將晶體管101的上表面、下表面分別稱為第一主面S1、第二主面S4。將晶體管102的上表面、下表面分別稱為第一主面S2、第二主面S5。將芯片焊盤105的上表面、下表面分別稱為第一主面S3、第二主面S6。
[0034]如圖1所示，在晶體管101的第一主面SI上配置有源極電極110、柵極電極111和漏極電極112。在晶體管102的第一主面S2上配置有柵極電極121和漏極電極122。另外，在晶體管102的第二主面S5上配置有源極電極120。此外，在圖1中，為了說明的方便，以在晶體管102的背面(第二主面S5)的一部分形成源極電極120的方式進(jìn)行了圖示，但晶體管102的背面整體成為源極電極120也不違反本發(fā)明的主旨。
[0035]配置在晶體管101的第一主面SI上的源極電極110與配置在晶體管102的第一主面S2上的漏極電極122由導(dǎo)電體131電連接。配置在晶體管101的第一主面上的漏極電極112與第一端子103由導(dǎo)電體132電連接。
[0036]配置在晶體管102的第一主面S2上的柵極電極121與第二端子104由導(dǎo)電部件133電連接。配置在晶體管101的第一主面SI上的柵極電極111與芯片焊盤105的第一主面S3由導(dǎo)電部件134電連接。另外，晶體管102的第二主面S5上的