用于電子應(yīng)用的復(fù)合組合物的制作方法
【專利說明】用于電子應(yīng)用的復(fù)合組合物
[0001] 以引用的方式并入
[0002] 本申請要求2012年10月30日提交的美國臨時申請序列號61/731，850的優(yōu)先權(quán) 和權(quán)益，所述臨時申請的內(nèi)容以全文引用方式并入本文。
[0003] 本文所引用或參考的所有文件和本文引用文件中引用或參考的所有文件，以及本 文提及的任何產(chǎn)品或在此處以引用的方式并入的任何文件的任何廠商說明書、描述、產(chǎn)品 說明書和產(chǎn)品清單，在此以引用的方式并入，并可用于實行本發(fā)明。
[0004]發(fā)明背景
[0005] 1?發(fā)明領(lǐng)域
[0006] 本發(fā)明涉及用于芯片封裝的底層填料，并且更具體來說是用于集成電路芯片封裝 的粘合劑電子材料。
[0007] 2?相關(guān)技術(shù)的描述
[0008] 集成電路一般配置為單片硅芯片。在某些結(jié)構(gòu)中，互連件附接至設(shè)置于芯片表面 上的金屬化焊盤以便與配置在芯片內(nèi)的電子裝置電連接，從而實現(xiàn)芯片內(nèi)的電路的效益。
[0009] 所述互連件通常是由焊料或類似材料形成的導(dǎo)電結(jié)構(gòu)，其在界定于芯片的外表面 上的金屬化焊盤之間延伸，并且補足外部電路的連接器。這種互連件通常使用倒裝晶片工 藝而形成，例如受控塌陷芯片連接（C4)工藝。焊料凸塊在芯片頂部表面上的金屬化焊盤上 形成。然后將所述芯片"翻轉(zhuǎn)"以使焊料凸塊面向外部電路。然后將芯片與外部電路對齊 使得焊料凸塊靠近各自相應(yīng)的外部電路上的連接器。然后將焊料球熔化，形成在界定在芯 片與外部電路之間的間隙之間延伸的電互連件。一旦形成所述電互連件，則將底層填料組 合物引入芯片與外部電路之間的間隙中。
[0010] 集成電路及其互連件產(chǎn)生熱量。這種熱量在芯片、互連件以及外部電路中引起熱 膨脹。由于這些結(jié)構(gòu)通常由具有不同的熱膨脹系數(shù)的不同材料形成，因此芯片與外部電路 之間會產(chǎn)生應(yīng)力。常規(guī)的底層填料材料通常是聚合物復(fù)合物或環(huán)氧樹脂，其作用是緩沖芯 片與外部電路之間的電互連件的這些應(yīng)力。它們可以包括聚合物基質(zhì)中的無機粒子如二氧 化硅（SiO2)以改良底層填料的熱膨脹系數(shù)（CTE)。這允許將底層填料的CTE與用于形成電 互連件的材料更緊密匹配，從而降低在互連件內(nèi)由于熱膨脹引起的應(yīng)力。
[0011] 常規(guī)的底層填料組合物以及封裝芯片的方法通常被認(rèn)為是滿足其預(yù)定目的的。然 而，下一代電子應(yīng)用需要改進(jìn)的材料和芯片結(jié)構(gòu)。因此，本領(lǐng)域需要改進(jìn)的底層填料材料和 底層充填方法，其具有低CTE、高熱導(dǎo)率、中等模量、固化之前足夠的流動性以及固化組合物 的玻璃化轉(zhuǎn)變溫度的可調(diào)諧性。本領(lǐng)域還對改進(jìn)的電子材料存在需要，例如容易進(jìn)行制造 和使用的底層填料組合物和填充芯片與外部電路襯底之間間隙的方法。本發(fā)明提供這些問 題的解決方案。
[0012] 發(fā)明概述
[0013] 在一個實施方案中，提供了一種電子組合物，所述組合物在固化時提供固化的電 子材料。所述電子材料可并入到芯片封裝或其它電子結(jié)構(gòu)中來作為粘合劑（粘結(jié)劑）、涂料 或密封劑。用于所述電子材料的一些示例性應(yīng)用包括電路板和電子結(jié)構(gòu)上的部件接合，用 于電子部件的應(yīng)變消除，用于電路板和芯片載體的底層填料，接合至電路板的導(dǎo)線，導(dǎo)線絕 緣，芯片封裝的芯片接合，焊料和電路板遮蔽，保形涂層，芯片保護(hù)涂層，芯片介電層，部件 和電路制造，用于電路光刻的涂層，用于制造電路板的樹脂（例如玻璃），輻射防護(hù)，光纖涂 層和/或粘合劑，電路板和部件的多孔性密封，在電容器和其它部件制造過程中的密封劑， 箱片涂層，電路板上的螺紋鎖定部件等。
[0014] 所述電子組合物包括可固化的基質(zhì)材料以及任選地根據(jù)所需的應(yīng)用選擇的填充 材料。在示例性實施方案中，所述填充材料設(shè)置于所述基底材料中。固化的基質(zhì)材料包括來 源于選自以下的化合物的低聚物或聚合物材料：亞甲基丙二酸酯單體、多官能亞甲基單體、 亞甲基0酮酯單體、亞甲基0二酮單體，或其任意組合。
[0015] 在某些實施方案中，所述電子組合物形成的固化的電子材料具有小于約百萬分之 30/攝氏度的熱膨脹系數(shù)（CTE)。在其它示例性實施方案中，填裝在所述電子組合物中的填 料可以經(jīng)過調(diào)整以在固化的電子材料中提供所需的CTE。所述混合物可以具有大致為環(huán)境 溫度或室溫的固化溫度。所述電子組合物可以具有小于約5分鐘的固化時間。預(yù)期所述電 子組合物在室溫下可以是低粘度的液體。
[0016] 在另一個示例性實施方案中，提供了一種電子材料。所述電子材料包括設(shè)置在固 化的基質(zhì)材料上的填充材料。所述固化的基質(zhì)材料包括來源于選自以下的化合物的低聚物 或聚合物材料：亞甲基丙二酸酯單體、多官能亞甲基單體、亞甲基0酮酯單體、亞甲基P二 酮單體，或其混合物。
[0017] 在另一個示例性實施方案中，提供了一種芯片封裝。所述芯片封裝至少包括電互 連件和電子材料，其中所述電子材料是底層填料。所述底層填料設(shè)置在至少一個互連件上。 所述底層填料包括設(shè)置在固化的基質(zhì)材料內(nèi)的填充材料。所述固化的基質(zhì)材料包含來源于 選自以下的化合物的低聚物或聚合物材料：亞甲基丙二酸酯單體、多官能亞甲基單體、亞甲 基P酮酯單體、亞甲基二酮單體，或其組合。
[0018] 在某些實施方案中，所述芯片封裝包括襯底和芯片。所述芯片和襯底可以具有在 芯片與襯底之間界定間隙的相對的表面。所述底層填料可以占據(jù)未被至少一個互連件占據(jù) 的間隙的部分。底層填料可以是設(shè)置在所述至少一個互連件周圍的電絕緣材料。所述底層 填料可以使所述芯片粘性耦接至所述襯底。預(yù)期芯片、襯底以及互連件中的一個可以具有 可操作以引發(fā)基質(zhì)材料固化的化學(xué)基本屬性。還預(yù)期可以通過其它方式將合適的引發(fā)劑引 入到可固化的基質(zhì)材料中，如涂覆器或注入端口。
[0019] 根據(jù)某些實施方案，芯片包括集成電路，襯底包括外部電路，并且至少一個互連件 使集成電路電耦接至外部電路。芯片可以是第一芯片，襯底可以是第二芯片，并且每個芯片 可以具有一個通過互連件而彼此電連接的集成電路。
[0020] 預(yù)期芯片是第一芯片，封裝包括第二芯片，并且第一芯片與第二芯片界定芯片的 相對表面之間的第二間隙。第二互連件可以使第一芯片電耦接至第二芯片。第二底層填料 部分可以占據(jù)第二間隙來使第二芯片耦接至第一芯片，并且設(shè)置在第二互連件周圍。還預(yù) 期底層填料是粘合劑組合物。
[0021] 根據(jù)結(jié)合附圖對優(yōu)選實施方案進(jìn)行的以下詳細(xì)描述，本發(fā)明的系統(tǒng)和方法的這些 和其它特征對本領(lǐng)域技術(shù)人員來說將變得更顯而易見。
[0022] 附圖簡述
[0023]因此，本發(fā)明所屬領(lǐng)域的技術(shù)人員會容易地理解怎樣在無不當(dāng)實驗的情況下制造 和使用本發(fā)明的裝置和方法，其優(yōu)選實施方案將參考某些附圖在下文詳細(xì)描述，其中：
[0024] 圖1是根據(jù)本發(fā)明所配置的芯片封裝的橫截面?zhèn)纫晥D，其示出了根據(jù)一個實施方 案的電子材料；
[0025]圖2是圖1的芯片封裝的橫截面?zhèn)纫晥D，其示出了根據(jù)一個實施方案的電子材料 的基質(zhì)材料和填充材料；
[0026] 圖3是根據(jù)本發(fā)明所配置的三維芯片上芯片封裝的橫截面?zhèn)纫晥D，其示出了根據(jù) 一個實施方案的設(shè)置在各個芯片之間的多個底層填料部分；以及
[0027] 圖4是封裝芯片和襯底的過程的工藝流程圖，其示出了根據(jù)一個實施方案的固化 操作。
[0028] 優(yōu)選實施方案的詳細(xì)描述
[0029] 現(xiàn)在將參考附圖，其中相同的參考數(shù)字標(biāo)識本發(fā)明的相似的結(jié)構(gòu)特征或方面。出 于解釋和說明而不是限制的目的，根據(jù)本發(fā)明用作底層填料的電子材料的示例性實施方案 的部分視圖展示在圖1中，并且大體上由參考符號1〇〇指定。根據(jù)本發(fā)明的復(fù)合物的其它 實施方案或其方面在將要描述的圖2-4中提供。在此描述的系統(tǒng)和方法可以用于集成電路 封裝應(yīng)用中，例如用于"倒裝芯片"襯底上芯片（CoS)以及"芯片上芯片"（CoC)(參見圖3) 應(yīng)用中的底層填料材料。
[0030] 圖1示出了電子組件的橫截面，例如倒裝芯片封裝10。倒裝芯片封裝10包括襯底 12、芯片14、多個電互連件16,以及底層填料100。襯底10,