改進(jìn)的vjfet器件的制作方法
【專利說明】改進(jìn)的VJFET器件
[0001]相關(guān)專利申請的交叉引用
[0002]本申請要求2013年3月15日提交的名稱為“改進(jìn)的VJFET器件(Improved VJFETDevices)”的美國臨時(shí)申請序列號61/792，141的優(yōu)先權(quán)，該臨時(shí)申請全文以引用的方式并入本文中。
技術(shù)領(lǐng)域
[0003]本公開屬于高電流和高電壓半導(dǎo)體器件的領(lǐng)域。例如，公開了高電壓常開和常關(guān)垂直結(jié)場效應(yīng)晶體管(VJFET)及其制作方法。
【背景技術(shù)】
[0004]使用碳化硅(SiC)和其他寬帶隙材料實(shí)現(xiàn)的高電壓VJFET可在高功率轉(zhuǎn)換和馬達(dá)控制應(yīng)用中取代硅M0SFET、超結(jié)MOSFET和硅IGBT。寬帶隙半導(dǎo)體具有較高的擊穿場(Ec，以V/cm為單位測量)，其轉(zhuǎn)化為較薄(例如，薄10倍)的電壓支持漂移區(qū)，這些漂移區(qū)具有較高的摻雜，例如，摻雜高10倍以上。這可直接導(dǎo)致與具有相同電壓額定值的硅器件相比，在導(dǎo)通狀態(tài)下器件電阻減小許多個(gè)數(shù)量級。
[0005]VJFET因?yàn)槭菃螛O器件，可以相對高的頻率切換而保持低功率損耗。這可實(shí)現(xiàn)更緊湊的電力電子電路。切換速度取決于器件電容。在硬切換應(yīng)用中，類似于馬達(dá)等大多數(shù)電感性負(fù)載，降低的柵漏電容(Cgd)可能是關(guān)鍵的。
[0006]由于SiC VJFET器件沒有柵極氧化物，所以其不受MOS柵控碳化硅器件所面臨的可靠性和產(chǎn)率問題影響。此外，由于VJFET通常具有體溝道而非反轉(zhuǎn)層，因此其可被制造為具有相比具有類似電壓額定值的MOSFET而言更低的導(dǎo)通電阻。柵極氧化物的缺失使得可以在較高峰值結(jié)溫度下進(jìn)行可靠操作。
[0007]由于SiC和其他寬帶隙材料價(jià)格昂貴，所以幫助減小晶粒大小的器件結(jié)構(gòu)有助于使器件更為經(jīng)濟(jì)從而能夠廣泛使用?，F(xiàn)有技術(shù)中的VJFET結(jié)構(gòu)可在給定電壓額定值下每單位面積導(dǎo)通電阻方面和在降低Cgd并且提高切換速度方面得到改進(jìn)。這些結(jié)構(gòu)還可被實(shí)現(xiàn)為并入內(nèi)置PiN 二極管或JBS肖特基二極管以適應(yīng)需要雙向電流的電路。本公開涉及這些和其他重要需求。

【發(fā)明內(nèi)容】

[0008]已在硅MOSFET器件中成功使用超結(jié)電荷平衡技術(shù)來實(shí)現(xiàn)相比具有均勻摻雜漂移區(qū)域的標(biāo)準(zhǔn)MOSFET而言更低的導(dǎo)通電阻。該結(jié)構(gòu)涉及用幾乎相等的η-型和ρ-型電荷摻雜的柱，其產(chǎn)生具有近零凈摻雜的漂移區(qū)域。MOSFET中的P-柱通常連接到源極區(qū)。當(dāng)這種技術(shù)應(yīng)用于垂直JFET時(shí)，如果ρ-柱連接到ρ-柵極，則可實(shí)現(xiàn)較低的導(dǎo)通電阻，但可導(dǎo)致高Cgd。因此，可能有利的是將超結(jié)層連接到路由至源電極的單獨(dú)埋柵。
[0009]在以下公開的一個(gè)實(shí)施例中，屏蔽超結(jié)JFET可包括:超結(jié)電荷平衡區(qū)域，其包括第一導(dǎo)電類型的注入?yún)^(qū)和第二導(dǎo)電類型的注入?yún)^(qū)；沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域上方的埋置屏蔽，其包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)；以及鏈路區(qū)域，其沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域和埋置屏蔽上方。該鏈路區(qū)域可包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該屏蔽超結(jié)JFET還可包括JFET區(qū)域，其沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域和埋置屏蔽上方。該JFET區(qū)域可包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該屏蔽超結(jié)JFET還可包括源電極，其沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)、埋置屏蔽和JFET區(qū)域上方。該屏蔽超結(jié)JFET還可包括電鏈路，該電鏈路可包括:鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)，其電連接到埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)，并且沿著第一方向與埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)；JFET區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)，其電連接到鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)和源電極，該JFET區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)沿著第一方向與鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)，并且其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0010]在另一個(gè)實(shí)施例中，形成屏蔽超結(jié)JFET的方法包括形成超結(jié)電荷平衡區(qū)域，該超結(jié)電荷平衡區(qū)域包括第一導(dǎo)電類型的注入?yún)^(qū)和第二導(dǎo)電類型的注入?yún)^(qū)。該方法還可包括形成埋置屏蔽，該埋置屏蔽沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域上方并且包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該方法還可包括形成沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域和埋置屏蔽上方的鏈路區(qū)域，其中該鏈路區(qū)域包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該方法還可包括形成沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域和埋置屏蔽上方的JFET區(qū)域，其中該JFET區(qū)域包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該方法還可包括形成源電極，該源電極沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)、埋置屏蔽和JFET區(qū)域上方。該方法還可包括形成電鏈路，該電鏈路包括:鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)，其電連接到埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)，并且沿著第一方向與埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)JFET區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)，其電連接到鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)和源電極，該JFET區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)沿著第一方向與鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)，并且其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0011]在另一個(gè)實(shí)施例中，開槽屏蔽超結(jié)JFET可包括超結(jié)電荷平衡區(qū)域，其包括第一導(dǎo)電類型的注入?yún)^(qū)和第二導(dǎo)電類型的注入?yún)^(qū)。該開槽屏蔽超結(jié)JFET還可包括沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域上方的埋置屏蔽，其中該埋置屏蔽包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該開槽屏蔽超結(jié)JFET還可包括沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域和埋置屏蔽上方的溝道區(qū)域，其中該溝道區(qū)域包括:至少一個(gè)第一導(dǎo)電類型的溝道層，該溝道層具有沿著第一方向部分地延伸穿過溝道層的至少第一溝槽和第二溝槽，其中第一溝槽相比第二溝槽沿著第一方向延伸得更遠(yuǎn)；第二導(dǎo)電類型的第一區(qū)，其沿著第一方向設(shè)置在溝道層中第一溝槽與埋置屏蔽之間并且沿著第一方向與第一溝槽至少部分地對準(zhǔn)。該溝道區(qū)域可包括第二導(dǎo)電類型的第二區(qū)，其沿著第一方向設(shè)置在溝道層中第二溝槽與埋置屏蔽之間并且沿著第一方向與第二溝槽至少部分地對準(zhǔn)。該開槽屏蔽超結(jié)JFET還可包括源電極，其沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)、埋置屏蔽和溝道區(qū)域上方；以及電鏈路，其包括:第二導(dǎo)電類型的第一區(qū)，其電連接到埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)，并且沿著第一方向與埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)；至少部分地設(shè)置在第一溝槽中的導(dǎo)電橋，其中該導(dǎo)電橋在第二導(dǎo)電類型的第一區(qū)與源電極之間延伸，電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0012]在一個(gè)實(shí)施例中，形成開槽屏蔽超結(jié)JFET的方法包括:形成超結(jié)電荷平衡區(qū)域，其包括第一導(dǎo)電類型的注入?yún)^(qū)和第二導(dǎo)電類型的注入?yún)^(qū)；以及形成沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域上方的埋置屏蔽，其中該埋置屏蔽包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該形成開槽屏蔽超結(jié)JFET的方法還可包括形成沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)域和埋置屏蔽上方的溝道區(qū)域，其中該溝道區(qū)域包括:至少一個(gè)第一導(dǎo)電類型的溝道層，該溝道層具有沿著第一方向部分地延伸穿過溝道層的至少第一溝槽和第二溝槽，其中第一溝槽相比第二溝槽沿著第一方向延伸得更遠(yuǎn)；第二導(dǎo)電類型的第一區(qū)，其沿著第一方向設(shè)置在溝道層中第一溝槽與埋置屏蔽之間，并且沿著第一方向與第一溝槽至少部分地對準(zhǔn)；以及第二導(dǎo)電類型的第二區(qū)，其沿著第一方向設(shè)置在溝道層中第二溝槽與埋置屏蔽之間，并且沿著第一方向與第二溝槽至少部分地對準(zhǔn)。該形成開槽屏蔽超結(jié)JFET的方法還可包括形成源電極，其沿著第一方向設(shè)置在超結(jié)電荷平衡區(qū)、埋置屏蔽和溝道區(qū)域上方；以及形成電鏈路，其包括:第二導(dǎo)電類型的第一區(qū)，其電連接到埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)，并且沿著第一方向與埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)；至少部分地設(shè)置在第一溝槽中的導(dǎo)電橋，其中該導(dǎo)電橋在第二導(dǎo)電類型的第一區(qū)與源電極之間延伸，電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0013]在另一個(gè)實(shí)施例中，屏蔽JFET可包括:埋置屏蔽，其包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)；沿著第一方向設(shè)置在埋置屏蔽上方的鏈路區(qū)域，其中該鏈路區(qū)域包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)；以及沿著第一方向設(shè)置在埋置屏蔽上方的JFET區(qū)域，其中該JFET區(qū)域包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)。該屏蔽JFET還可包括源電極，其沿著第一方向設(shè)置在埋置屏蔽和JFET區(qū)域上方；以及電鏈路，其包括:鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)，其電連接到埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)，并且沿著第一方向與埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)；JFET區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)，其電連接到鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)和源電極，該JFET區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)沿著第一方向與鏈路區(qū)域的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)，并且其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0014]在另一個(gè)實(shí)施例中，開槽屏蔽JFET可包括埋置屏蔽，其包括第一導(dǎo)電類型的區(qū)和第二導(dǎo)電類型的區(qū)；以及沿著第一方向設(shè)置在埋置屏蔽上方的溝道區(qū)域，其中該溝道區(qū)域包括:至少一個(gè)第一導(dǎo)電類型的溝道層，該溝道層具有沿著第一方向部分地延伸穿過溝道層的至少第一溝槽和第二溝槽，其中第一溝槽相比第二溝槽沿著第一方向延伸得更遠(yuǎn)；第二導(dǎo)電類型的第一區(qū)，其沿著第一方向設(shè)置在溝道層中第一溝槽與埋置屏蔽之間，并且沿著第一方向與第一溝槽至少部分地對準(zhǔn)；以及第二導(dǎo)電類型的第二區(qū)，其沿著第一方向設(shè)置在溝道層中第二溝槽與埋置屏蔽之間，并且沿著第一方向與第二溝槽至少部分地對準(zhǔn)。該開槽屏蔽JFET還可包括源電極，其沿著第一方向設(shè)置在埋置屏蔽和溝道區(qū)域上方。該開槽屏蔽JFET還可包括:電鏈路，該電鏈路包括第二導(dǎo)電類型的第一區(qū)，其電連接到埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)，并且沿著第一方向與埋置屏蔽的至少一個(gè)第二導(dǎo)電類型的區(qū)至少部分地對準(zhǔn)；以及導(dǎo)電橋，其至少部分地設(shè)置在第一溝槽中，并且在第二導(dǎo)電類型的第一區(qū)與源電極之間延伸，其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
【附圖說明】
[0015]圖1A至圖1J示出用于制作埋置屏蔽層連接到源極電位的屏蔽超結(jié)垂直JFET的示例性工藝，其中圖1J示出最終器件結(jié)構(gòu)的示例性實(shí)施例。
[0016]圖2A至圖2K示出用于制作埋置屏蔽層連接到源極電位的屏蔽超結(jié)溝槽垂直JFET的示例性工藝，其中圖2K示出最終器件結(jié)構(gòu)的示例性實(shí)施例。
[0017]圖3示出用于實(shí)現(xiàn)屏蔽超結(jié)溝槽垂直JFET的示例性布局技術(shù)。
[0018]圖4示出用于實(shí)現(xiàn)屏蔽超結(jié)垂直JFET的示例性布局技術(shù)。
【具體實(shí)施方式】
[0019]通過參考結(jié)合附圖和例子所作的以下詳細(xì)描述，可以更容易地理解本公開，這些附圖和例子形成本公開的一部分。應(yīng)當(dāng)理解，本公開不限于本文描述和/或示出的具體器件、方法、應(yīng)用、條件或參數(shù)，并且本文所用的術(shù)語只是為了通過舉例來描述特定實(shí)施例，而不旨在限制受權(quán)利要求書保護(hù)的實(shí)施例。另外，如在包括所附權(quán)利要求的說明書中使用，單數(shù)形式“一個(gè)”、“一種”和“所述”包括復(fù)數(shù)形式，提及特定數(shù)值包括至少該特定值，除非上下文明確指出并非如此。本文所用的術(shù)語“多個(gè)”意指不止一個(gè)。當(dāng)表述值的范圍時(shí)，另一個(gè)實(shí)施例包括從一個(gè)特定值和/或到另一個(gè)特定值。相似地，當(dāng)通過使用先行詞“約”而將值表述為近似值時(shí)，應(yīng)當(dāng)理解該特定值形成另一個(gè)實(shí)施例。所有范圍包括端值并且可以組入口 ο
[0020]應(yīng)當(dāng)理解，本文中出于清楚起見而在單獨(dú)實(shí)施例的上下文中描述的本公開的某些特征還可在單個(gè)實(shí)施例中組合提供。相反地，出于簡潔起見而在單個(gè)實(shí)施例的上下文中描述的本公開的多種特征還可單獨(dú)地或以任何子組合提供。另外，以范圍陳述的值包括所述范圍內(nèi)的每一個(gè)值。
[0021]在示例性實(shí)施例中，描述內(nèi)容可示出η-溝道VJFET的形成。然而，應(yīng)當(dāng)理解，η區(qū)和P區(qū)的摻