互連結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其是涉及一種互連結(jié)構(gòu)的形成方法。
【背景技術(shù)】
[0002] 隨著半導(dǎo)體技術(shù)發(fā)展，半導(dǎo)體器件的集成度不斷增加，半導(dǎo)體器件特征尺寸 (Critical Dimension，CD)越來(lái)越小。
[0003] 而隨著半導(dǎo)體器件特征尺寸的逐漸減小，互連結(jié)構(gòu)之間寄生電容等原因而產(chǎn)生的 RC延遲（RCdelay)對(duì)半導(dǎo)體器件的影響越來(lái)越大。降低互連結(jié)構(gòu)中介質(zhì)層材料的K值是有 效降低RC延遲效應(yīng)的方法。近年來(lái)，在半導(dǎo)體器件的后段制備工藝（Back End of The Line， BEOL)中，低K介電常數(shù)（Low K，LK)材料（K < 3)和超低K介電常數(shù)（Ultra Low K，ULK) 材料已逐漸成為介質(zhì)層的主流材料，且隨著半導(dǎo)體器件發(fā)展需求，所采用的介質(zhì)層材料的K 值不斷減小。
[0004] 圖1和圖2為現(xiàn)有的互連結(jié)構(gòu)的形成工藝示意圖，互連結(jié)構(gòu)的形成工藝包括：
[0005] 參考圖1所示，在基底10上形成介質(zhì)層11后，在所述介質(zhì)層11上形成硬掩模15， 并以所述硬掩模15為掩模刻蝕所述介質(zhì)層11形成通孔16。其中，現(xiàn)有的硬掩模15包括 位于所述介質(zhì)層11上的采用低K材料制成的結(jié)合層12,位于結(jié)合層12上的正硅酸乙酯 (TEOS)層13,以及位于所述TEOS層13上的金屬掩模14 (如以氮化鈦為材料）。所述TEOS 層13可降低刻蝕金屬掩模材料（如氮化鈦，TiN)形成金屬掩模過(guò)程中刻蝕氣體造成介質(zhì) 層11的損傷，并提高刻蝕金屬掩模材料后形成的金屬掩模14的精度，采用低K材料制成的 結(jié)合層12 (如，碳?xì)溲趸瑁琒iOCH)可以提高正硅酸乙酯（TEOS)層13和介質(zhì)層11的結(jié)合 強(qiáng)度。
[0006] 接著參考圖2所示，在所述硬掩模15上形成金屬層17,所述金屬層17填充滿所述 通孔16,從而在介質(zhì)層11內(nèi)形成金屬插塞。
[0007] 然而，在實(shí)際操作過(guò)程中發(fā)現(xiàn)，通過(guò)現(xiàn)有技術(shù)形成的金屬插塞的性能較差，無(wú)法滿 足半導(dǎo)體技術(shù)的發(fā)展要求，為此如何提高金屬插塞性能是本領(lǐng)域技術(shù)人員亟需解決的問(wèn) 題。

【發(fā)明內(nèi)容】

[0008] 本發(fā)明解決的問(wèn)題是提供一種互連結(jié)構(gòu)的形成方法，以提高刻蝕介質(zhì)層后在介質(zhì) 層內(nèi)形成的金屬插塞的性能。
[0009] 為解決上述問(wèn)題，本發(fā)明提供的互連結(jié)構(gòu)的形成方法包括：
[0010] 提供基底；
[0011] 在所述基底上形成介質(zhì)層；
[0012] 在所述介質(zhì)層上形成碳氧化硅層；
[0013] 在所述碳氧化硅層上形成金屬掩模材料層；
[0014] 刻蝕所述金屬掩模材料層和碳氧化硅層以形成硬掩模；
[0015] 以所述硬掩模為掩?？涛g所述介質(zhì)層，在所述介質(zhì)層內(nèi)形成通孔；
[0016] 在所述通孔內(nèi)填充導(dǎo)電材料，以形成導(dǎo)電插塞。
[0017] 可選地，形成碳氧化硅層的方法為化學(xué)氣相沉積法。
[0018] 可選地，所述化學(xué)氣相沉積法以一氧化碳和硅烷氣體作為反應(yīng)氣體，所述硅烷和 一氧化碳的流量比為1:1~1:3。
[0019] 可選地，所述硅烷的流量為50~3000sccm，一氧化碳的流量為50~3000sccm，氣 壓為0· 5~lOtorr，功率為50~5000W。
[0020] 可選地，所述化學(xué)氣相沉積法以二氧化碳和硅烷氣體作為反應(yīng)氣體，所述硅烷和 二氧化碳的流量比為1:1~1:2。
[0021] 可選地，所述硅烷的流量為50~3000sccm，二氧化碳的流量為50~3000sccm，氣 壓為0· 5~lOtorr，功率為50~5000W。
[0022] 可選地，所述化學(xué)氣相沉積法以一氧化碳、二氧化碳和硅烷氣體作為反應(yīng)氣體，所 述一氧化碳和二氧化碳的總流量與硅烷氣體的流量的比為3:1~1:1。
[0023] 可選地，所述硅烷的流量為50~3000sccm，一氧化碳和二氧化碳的總流量為50~ 3000sccm，氣壓為 0· 5 ~lOtorr，功率為 50 ~5000W。
[0024] 可選地，所述反應(yīng)氣體還包括一氧化二氮，所述硅烷與一氧化二氮的流量比為 1:0. 1 ~1:3。
[0025] 可選地，所述反應(yīng)氣體還包括水蒸氣，所述硅烷與水蒸氣的流量比為1:0. 1~ 1:3。
[0026] 可選地，所述碳氧化硅層的厚度為100~300。
[0027] 可選地，還包括；通入輔助氣體，所述輔助氣體與硅烷氣體的流量比為1:3~1:1。
[0028] 可選地，所述輔助氣體的流量為50~3000SCCm。
[0029] 可選地，刻蝕所述金屬掩模材料層和碳氧化硅層的方法為干法刻蝕，所述干法刻 蝕以四氟化碳和氫氣的混合氣體為刻蝕劑。
[0030] 可選地，所述四氟化碳的流量為100~lOOOOsccm，氫氣的流量為100~ lOOOOsccm，氣壓為 0· 01 ~lOtorr，功率為 100 ~5000W。
[0031 ] 可選地，在所述介質(zhì)層內(nèi)形成通孔后，在所述通孔內(nèi)填充導(dǎo)電材料之前，還包括濕 法清洗步驟。
[0032] 可選地，所述濕法清洗以稀釋的氫氟酸作為清洗劑。
[0033] 可選地，在所述清洗步驟后，在所述通孔內(nèi)填充導(dǎo)電材料之前，還包括步驟：在所 述通孔的內(nèi)壁形成擴(kuò)散阻擋層。
[0034] 與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：
[0035] 在所述介質(zhì)層上形成碳氧化硅層，在碳氧化硅層上形成金屬掩模材料層，之后再 刻蝕所述金屬掩模材料層和碳氧化硅層以形成硬掩模，并以所述硬掩模為掩模刻蝕介質(zhì)層 以形成通孔。所述碳氧化層和金屬掩模材料層，以及介質(zhì)層具有良好的結(jié)合性，因而可保證 形成的硬掩模質(zhì)量，而且在互連結(jié)構(gòu)的形成方法的后續(xù)步驟中，如清洗步驟中，所述碳氧化 硅層、金屬掩模材料層和介質(zhì)層消耗速率相似，從而有效改善形成于所述硬掩模的開(kāi)口側(cè) 壁，以及介質(zhì)層內(nèi)的通孔側(cè)壁整體的平整度，因而相比于現(xiàn)有的包括金屬掩模、TEOS層、以 及采用諸如SiOC等材料的結(jié)合層的硬掩模，在清洗步驟中，硬掩模各層，以及介質(zhì)層的消 耗速率不同，造成在所述介質(zhì)層內(nèi)的通孔上方，形成位于所述通孔側(cè)壁上方的凸起，凹陷， 從而降低硬掩模內(nèi)的開(kāi)口側(cè)壁以及通孔內(nèi)側(cè)壁整體平整度的缺陷，本發(fā)明中，所述硬掩模 的開(kāi)口以及介質(zhì)層內(nèi)的通孔側(cè)壁整體具有較好的平整度，從而可有效改善后續(xù)向所述通孔 內(nèi)填充的導(dǎo)電材料的填充性能，以提高后續(xù)形成的導(dǎo)電插塞的性能。
[0036] 進(jìn)一步地，互連結(jié)構(gòu)的形成方法還包括，在所述介質(zhì)層的通孔的內(nèi)壁形成擴(kuò)散阻 擋層，之后在向通孔內(nèi)填充導(dǎo)電材料以形成導(dǎo)電插塞，所述擴(kuò)散阻擋層用于抑制導(dǎo)電插塞 內(nèi)的原子向介質(zhì)層內(nèi)擴(kuò)散。相比與現(xiàn)有的刻蝕介質(zhì)層形成通孔的方案，本發(fā)明有效降低在 介質(zhì)層通孔上方出現(xiàn)凸起，凹陷等缺陷，提高形成于所述硬掩模開(kāi)口以及介質(zhì)層內(nèi)的通孔 側(cè)壁整體的平整度，從而提高所述擴(kuò)散阻擋層與介質(zhì)層、以及硬掩模的結(jié)合強(qiáng)度，降低擴(kuò)散 阻擋層剝落概率，提高擴(kuò)散阻擋層抑制導(dǎo)電插塞內(nèi)的原子擴(kuò)散的功效，進(jìn)而提高后續(xù)形成 的導(dǎo)電插塞的性能。
【附圖說(shuō)明】
[0037] 圖1和圖2現(xiàn)有的一種金屬插塞形成方法的結(jié)構(gòu)示意圖；
[0038] 圖3為現(xiàn)有的金屬插塞形成方法中，刻蝕介質(zhì)層形成通孔后的半導(dǎo)體器件示意 圖；
[0039] 圖4~圖12是本發(fā)明互連結(jié)構(gòu)的形成方法一實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0040] 如【背景技術(shù)】所述，現(xiàn)有半導(dǎo)體器件的后段工藝中，在介質(zhì)層內(nèi)形成的金屬插塞的 性能較差。分析其原因，結(jié)合參考圖3所示，在金屬插塞形成工藝中，在以所述硬掩模15為 掩?？涛g所述介質(zhì)層11形成通孔16后，會(huì)采用稀釋的氫氟酸（DHF)等清洗劑進(jìn)行濕法清 洗等工藝，以去除刻蝕所述介質(zhì)層11時(shí)所形成的刻蝕副產(chǎn)物。然而，在實(shí)際的濕法清洗過(guò) 程中，硬掩模15的各層結(jié)構(gòu)以及介質(zhì)層11均會(huì)被消耗，其中，由于低K材料，以及超低K材 料結(jié)構(gòu)較為稀疏，參考圖3所示，濕法清洗通孔16過(guò)程中，采用低K材料制成的結(jié)合層12， 以及介質(zhì)層11損耗最嚴(yán)重，在所述硬掩模的開(kāi)口以及介質(zhì)層11內(nèi)形成的通孔內(nèi)，在介質(zhì)層 11和TEOS層13之間形成缺口 18,而在所述介質(zhì)層11內(nèi)的通孔16內(nèi)壁上方的TEOS層13 內(nèi)形成凸起19。后續(xù)向所述介質(zhì)層11中的通孔16內(nèi)填充導(dǎo)電材料時(shí)，所述凸起19影響導(dǎo) 電材料的填充效果，在通孔16內(nèi)的導(dǎo)電材料中形成空隙等缺陷，進(jìn)而影響后續(xù)形成的導(dǎo)電 插塞的性能。
[0041] 為此，本發(fā)明提供了一種互連結(jié)構(gòu)的形成方法，包括：在形成介質(zhì)層后，在所述介 質(zhì)層上形成碳氧化硅（SiOC)層，在碳氧化硅層上形成金屬掩模材料層；之后再刻蝕所述金 屬掩模材料層和碳氧化硅層以形成硬掩模，并以所述硬掩模為掩?？涛g介質(zhì)層，在介質(zhì)層 內(nèi)形成通孔，并在向所述通孔內(nèi)填充導(dǎo)電材料后，形成導(dǎo)電插塞。本發(fā)明中，以碳氧化硅層 和金屬掩模材料層雙層結(jié)構(gòu)取代現(xiàn)有的含有金屬層、TEOS層和采用低K材料制成的結(jié)合層 的結(jié)構(gòu)。后續(xù)在介質(zhì)