一種平面型vdmos器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體芯片制造工藝技術(shù)領(lǐng)域，尤其涉及一種分段柵的平面型VDMOS (Vertical double-diffused metal oxide semiconductor,垂直雙擴(kuò)散金屬氧化物半導(dǎo)體晶體管)器件及其制造方法。
【背景技術(shù)】
[0002]目前，在MOS的眾多分類中由于V-groove MOS和U-groove MOS是靠腐蝕V槽和U槽形成的，工藝難度大，很難準(zhǔn)確控制，而VDMOS則是通過多晶硅自對(duì)準(zhǔn)工藝，通過兩次雜質(zhì)擴(kuò)散來精確控制柵極溝道長度，工藝較為簡單，而且VDMOS具有開關(guān)損耗小、輸入阻抗高、驅(qū)動(dòng)功率小、跨導(dǎo)線性好等優(yōu)點(diǎn)而被廣泛應(yīng)用于各種領(lǐng)域，包括電機(jī)調(diào)速、逆變器、不間斷電源、開關(guān)電源、電子開關(guān)、高保真音響、汽車電器和電子鎮(zhèn)流器等。
[0003]但是，隨著對(duì)VDMOS的不斷深入研究，人們發(fā)現(xiàn)在使用平面型VDMOS時(shí)，在其內(nèi)部的多晶硅與外延層之間會(huì)產(chǎn)生柵漏電容，這些柵漏電容嚴(yán)重影響了 VDMOS的動(dòng)態(tài)特性(如VDMOS的開關(guān)特性)。
[0004]為了降低柵漏電容值，在現(xiàn)有的平面型VDMOS器件的制造工藝流程中，技術(shù)人員主要使用以下兩種方法:
[0005]第一種是通過整體增加?xùn)叛趸瘜拥暮穸葋斫档蜄怕╇娙?。盡管這種方法起到了較好的作用，但這對(duì)平面型VDMOS的其他參數(shù)(如，閾值電壓)產(chǎn)生了較大負(fù)面影響。因此，為了在降低柵漏電容的同時(shí)保證VDMOS其他的參數(shù)不受影響而采取第二種方法，S卩，局部增加?xùn)叛趸瘜拥暮穸?，這種方法雖然避免了因柵氧化層加厚而對(duì)閾值電壓等參數(shù)所產(chǎn)生的負(fù)面影響，但是這種方法因?yàn)閮H僅是局部加厚了柵氧化層，所以它不能從根本上消除柵漏電容的產(chǎn)生，而且其制造工藝復(fù)雜，制造成本較高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的是提供一種平面型VDMOS器件及其制造方法，從而消除了平面型VDMOS中多晶硅與外延層之間所產(chǎn)生的柵漏電容。
[0007]本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的:
[0008]一種平面型VDMOS的制造方法，包括:
[0009]在外延層上生長柵氧化層；
[0010]在所述的柵氧化層上生長不摻雜的多晶硅層；
[0011 ]將所述多晶硅層刻蝕成分段結(jié)構(gòu)；
[0012]將所述分段后的多晶硅層進(jìn)行氧化；
[0013]在所述外延層上，制作第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)；
[0014]在所述外延層上生長介質(zhì)層并形成接觸孔；
[0015]向所述接觸孔中離子，形成第二導(dǎo)電類型深體區(qū)；
[0016]制作金屬層。
[0017]進(jìn)一步地，把所述分段結(jié)構(gòu)中包含不作為柵極的多晶硅層和作為柵極的多晶硅層隔離開。
[0018]進(jìn)一步地，進(jìn)行上述氧化后生成二氧化硅層。
[0019]進(jìn)一步地，所述的制作第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)，具體為:
[0020]向除所述的不作為柵極多晶硅層以外的部分注入硼離子形成P-體區(qū)；
[0021]向除所述的不作為柵極多晶硅層以外的部分注入磷離子形成N型源區(qū)。
[0022]進(jìn)一步地，向所述的接觸孔中注入P型離子，形成P+區(qū)。
[0023]進(jìn)一步地，所述金屬層包括正面金屬層和背面金屬層，其中，正面金屬層的材料為鋁、硅、銅合金，背面金屬層的材料為鈦、鎳、銀復(fù)合層。
[0024]進(jìn)一步地，所述柵氧化層的生長溫度為900-1100°C，生長厚度為0.05-0.2um，所述的多晶硅層生長溫度為500-700°C，生長厚度為0.3-0.8um，所述的氧化層的生長溫度為900-1100°C，生長厚度為 0.05-0.2um。
[0025]進(jìn)一步地，所述的多晶硅層為不摻雜的多晶硅。
[0026]進(jìn)一步地，所述的分段后的多晶硅層被所述氧化層隔離開。
[0027]進(jìn)一步地，所述的注入的硼離子劑量為1.0E13-1.0E15個(gè)/cm2，能量為80KEV-120KEV，所述的注入的磷離子劑量為1.0E15-1.0E16個(gè)/cm2，能量為100KEV-150KEV,所述的注入的P型離子為硼離子，劑量為1.0E14-1.0E16個(gè)/cm2，能量為80KEV-120KEV。
[0028]進(jìn)一步地，所述的制造正面金屬層的材質(zhì)為鋁、硅與銅的合金。
[0029]進(jìn)一步地，對(duì)所述的正面金屬層材質(zhì)進(jìn)行光刻、刻蝕。
[0030]進(jìn)一步地，所述的制造背面金屬層的材質(zhì)為鈦、鎳與銀的復(fù)合層。
[0031]本發(fā)明還提供一種平面型VDMOS器件，包括外延層，生長在所述外延層上的柵氧化層，多晶硅層，生長在多晶硅層的氧化層，第二導(dǎo)電類型阱區(qū)，第一導(dǎo)電類型源區(qū)，第二導(dǎo)電類型深體區(qū)以及介質(zhì)層、接觸孔和金屬層，所述多晶硅層為分段結(jié)構(gòu)。
[0032]進(jìn)一步地，分段結(jié)構(gòu)中包含不作為柵極的多晶硅層和與其不相連的作為柵極的多晶石圭層。
[0033]進(jìn)一步地，所述生長在多晶硅層的氧化層為二氧化硅層。
[0034]進(jìn)一步地，所述的制作第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)，具體為:
[0035]向除所述的不作為柵極多晶硅層以外的部分注入硼離子形成P-體區(qū)；
[0036]向除所述的不作為柵極多晶硅層以外的部分注入磷離子形成N型源區(qū)。
[0037]進(jìn)一步地，所述的金屬層包括正面金屬層和背面金屬層，其中，正面金屬層的材料為鋁、硅、銅合金，背面金屬層的材料為鈦、鎳、銀復(fù)合層。
[0038]本發(fā)明有益效果如下:
[0039]本發(fā)明提供一種平面型VDMOS器件及其制造方法，本方法對(duì)VDMOS的工藝流程進(jìn)行了優(yōu)化，在制作過程中采用了不摻雜的多晶硅，并將多晶硅刻蝕成分段結(jié)構(gòu)，而且保障其中兩個(gè)P-體區(qū)中間的多晶硅與作為柵極的多晶硅不相連，從而消除了平面型VDMOS中多晶硅與外延層之間所產(chǎn)生的柵漏電容。
【附圖說明】
[0040]圖1是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作的方法流程圖；
[0041]圖2是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作過程中的第一個(gè)器件剖面結(jié)構(gòu)示意圖；
[0042]圖3是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作過程中的第二個(gè)器件剖面結(jié)構(gòu)示意圖；
[0043]圖4是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作過程中的第三個(gè)器件剖面結(jié)構(gòu)示意圖；
[0044]圖5是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作過程中的第四個(gè)器件剖面結(jié)構(gòu)示意圖；
[0045]圖6是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作過程中的第五個(gè)器件剖面結(jié)構(gòu)示意圖；
[0046]圖7是本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作過程中的第六個(gè)器件剖面結(jié)構(gòu)示意圖；
[0047]圖8是本發(fā)明實(shí)施例提供的分段柵平面型VDMOS器件的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0048]為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案以及有益效果更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0049]圖1為本發(fā)明實(shí)施例提供的分段柵的平面型VDMOS器件制作的方法流程圖，公開了一種平面型VDMOS器件制作的方法，包括:
[0050]SOl:在外延層上生長柵氧化層；
[0051]S02:在所述的柵氧化層上生長不摻雜的多晶硅層；
[0052]S03:將所述多晶硅層刻蝕成分段結(jié)構(gòu)；
[0053]S04:將所述分段后的多晶硅層進(jìn)行氧化；
[0054]S05:在所述外延層上，制作第二導(dǎo)電類型阱區(qū)和第一導(dǎo)電類型源區(qū)；
[0055]S06:在所述外延層上生長介質(zhì)層并形成接觸孔；
[0056]S07:向所述接觸孔中注入離子，形成第二導(dǎo)電類型深體區(qū)；
[0057]S08:制作金屬層。
[0058]該制作方法，將多晶硅層刻蝕成分段結(jié)構(gòu)，而且在制作過程中采用了不摻雜的多晶硅，并將多晶硅刻蝕成分段結(jié)構(gòu)，且保障其中兩個(gè)P-體區(qū)中間的多晶硅不與作為柵極的多晶硅相連接，從而消除了平面型VDMOS中多晶硅與外延層之間所產(chǎn)生的柵漏電