表面形成有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層以及位于柵極氧化層表面的柵極多晶硅層；所述N-外延層的上表面向內(nèi)形成有P阱區(qū)以及位于P阱區(qū)內(nèi)的N+源區(qū)與P+接觸區(qū)。
[0033]所述柵極結(jié)構(gòu)包括第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)、第三柵極結(jié)構(gòu)、第四柵極結(jié)構(gòu)、第五柵極結(jié)構(gòu)、第六柵極結(jié)構(gòu)。所述第一柵極結(jié)構(gòu)至第三柵極結(jié)構(gòu)連接第一柵極Gl，所述第四柵極結(jié)構(gòu)至第六柵極結(jié)構(gòu)連接第二柵極G2 ;所述第一柵極結(jié)構(gòu)至第三柵極結(jié)構(gòu)與第四柵極結(jié)構(gòu)至第六柵極結(jié)構(gòu)呈鏡像對稱關(guān)系。
[0034]所述P阱區(qū)包括第一 P阱區(qū)、第二 P阱區(qū)、第三P阱區(qū)、第四P阱區(qū)，在N-外延層從左到右依次間隔排列。所述第三P阱區(qū)與第四P阱區(qū)在與柵極氧化層接觸的上表面向內(nèi)還有金屬正離子層，此外，所述第一 P阱區(qū)、第二 P阱區(qū)、第三P阱區(qū)、第四P阱區(qū)結(jié)構(gòu)相同。
[0035]所述第一柵極結(jié)構(gòu)位于第一 P阱區(qū)表面。所述第二柵極結(jié)構(gòu)連接第一 P阱區(qū)和第二P阱區(qū)。所述第三柵極結(jié)構(gòu)位于第二P阱區(qū)表面。所述第四柵極結(jié)構(gòu)位于第三P阱區(qū)表面。所述第五柵極結(jié)構(gòu)連接第三P阱區(qū)和第四P阱區(qū)。所述第六柵極結(jié)構(gòu)位于第四P阱區(qū)表面。
[0036]所述N+源區(qū)與P+接觸區(qū)在所述P阱區(qū)按N+源區(qū)、P+接觸區(qū)、N+源區(qū)的順序排列，形成NPN結(jié)構(gòu)。每個(gè)所述P阱區(qū)都有一個(gè)NPN結(jié)構(gòu)，分別為第一 NPN結(jié)構(gòu)、第二 NPN結(jié)構(gòu)、第三NPN結(jié)構(gòu)、第四NPN結(jié)構(gòu)，所述NPN結(jié)構(gòu)位于所述P阱區(qū)上表面向內(nèi)處。所述第一NPN結(jié)構(gòu)與第二 NPN結(jié)構(gòu)連接所述第一源極SI，所述第三NPN結(jié)構(gòu)與第四NPN結(jié)構(gòu)連接所述第二源極S2。
[0037]本發(fā)明提供的VDMOS晶體管集成增強(qiáng)型管和耗盡型管，具有開關(guān)，給外圍控制電路提供工作電流，反映所述共用漏極電壓突變的功能。對于本發(fā)明提供的VDMOS晶體管:耗盡型管和增強(qiáng)型管是一起做在同一顆顆粒上的，相較分開的兩顆顆粒，降低了成本，減小了封裝體積。
[0038]進(jìn)一步的，如圖1所示，上述開關(guān)電路還可包括吸收回路15，該吸收回路15與所述變壓器12的原邊繞組并聯(lián)連接，用于防止所述集成IC13關(guān)閉時(shí)所述共用漏極引腳DRAIN電壓升得過高造成主管擊穿。
[0039]具體地，如圖5所示，本發(fā)明提供了一種LED恒流系統(tǒng)，所述LED恒流系統(tǒng)為所述開關(guān)電路的應(yīng)用電路之一。所述LED恒流系統(tǒng)包括整流橋11、變壓器12、集成IC13、負(fù)載14、吸收回路15。所述整流橋11包括四個(gè)環(huán)接的二極管，輸入端以及輸出端。所述整流橋11的輸入端與交流電源相連接；所述四個(gè)環(huán)接的二極管的作用是將交流電壓轉(zhuǎn)換成直流電壓，所述整流橋11的輸出端與所述變壓器12的原邊繞組Lp的一端相連接。進(jìn)一步的，所述整流橋11的輸出端還與第三電容C3的一端相連接，所述第三電容C3的另一端接地，所述第三電容C3的作用是調(diào)整整流橋11輸出的直流電壓的波形。
[0040]所述變壓器12包括原邊繞組Lp和副邊繞組Ls，所述原邊繞組Lp與所述副邊繞組Ls的線圈匝數(shù)比為N:1 ;所述原邊繞組Lp的一端與所述整流橋的輸出端相連接，所述原邊繞組Lp的另一端與所述集成IC13的共用漏極DRAIN相連接，所述副邊繞組Ls與所述負(fù)載14并聯(lián)。進(jìn)一步的，所述副邊繞組Ls的一端還與第二二極管D2的正極相連接，所述第二二極管D2的負(fù)極連接所述負(fù)載14的一端。所述第二二極管D2起到續(xù)流作用。
[0041]所述負(fù)載14為LED燈，所述負(fù)載14的一端與所述第二二極管D2的負(fù)極相連接，所述負(fù)載14的另一端接地。進(jìn)一步的，所述負(fù)載14還與第二電容C2并聯(lián)，所述第二電容C2用于調(diào)整輸入所述負(fù)載14的電壓的波形。
[0042]所述集成IC13即為上述集成IC13，包括電源引腳VCC、共用漏極引腳DRAIN、電流檢測引腳CS以及接地引腳GND。所述電源引腳VCC與第四電容C4的一端相連接，所述第四電容C4的另一端接地。所述共用漏極引腳DRAIN與所述變壓器的原邊繞組Ip的一端相連接。所述電流檢測引腳CS與第二電阻R2的一端相連接，所述第二電阻R2的另一端與地線相連接。所述接地引腳CND與地線相連接。
[0043]所述吸收回路15與所述變壓器12的原邊繞組Lp相并聯(lián)，所述吸收回路15包括第一電阻Rl、第一電容Cl，第一二極管Dl，所述第一電阻Rl與第一電容Cl并聯(lián)后在于所述第一二極管Dl的負(fù)極相連接。
[0044]其中，所述LED恒流系統(tǒng)的運(yùn)行過程是:當(dāng)所述LED恒流系統(tǒng)啟動(dòng)時(shí)，所述集成IC13的電源引腳VCC的電壓為零，所述VDMOS晶體管130的耗盡型管N2的柵極G2與源極S2之間的電壓差值為零，所述VDMOS晶體管130的耗盡型管N2導(dǎo)通，所述耗盡型管N2的漏極與源極S2之間有電流流過。該電流經(jīng)過所述集成IC13內(nèi)部的限流電路限制后，對所述集成IC13的電源引腳VCC電容進(jìn)行充電，使得所述集成IC13的電源引腳VCC電壓逐漸升尚O
[0045]當(dāng)所述集成IC13的電源引腳VCC的電壓未達(dá)到其工作電壓時(shí)，所述增強(qiáng)型管NI的柵極Gl電壓為低，所述增強(qiáng)型管NI關(guān)閉。所述原邊繞組Lp上無電流流過，Lp兩端電壓相等；由于所述變壓器12的原邊繞組Lp的一端與所述集成IC13的共用漏極引腳DRAIN相連接，因此所述集成IC13的共用漏極引腳DRAIN上的電壓值為所述整流橋11輸出的直流電壓值Vin。
[0046]當(dāng)所述集成IC13的電源引腳VCC的電壓值達(dá)到其工作電壓時(shí)，所述增強(qiáng)型管NI的柵極Gl電壓為高，所述增強(qiáng)型管NI開啟。由于電感電流不能突變，因此所述恒流LED系統(tǒng)啟動(dòng)時(shí)流經(jīng)所述變壓器12原邊繞組Lp的電流大小為O。因?yàn)楫?dāng)電流為O時(shí)，一切電阻兩端電壓都相等，所以此時(shí)電壓差Vin完全落在變壓器12原邊繞組Lp兩端。根據(jù)電感的電流電壓關(guān)系V/L = di/dt，易知Lp上的電流將按照Vin/Lp的斜率上升。
[0047]當(dāng)流過Lp的原邊電流Ip達(dá)到一定值，使得CS上電壓達(dá)到控制器131內(nèi)部設(shè)定電壓時(shí)，所述增強(qiáng)型管NI的柵極與源極之間的電壓差值低于開啟電壓，使所述增強(qiáng)型管NI關(guān)閉，其中Vcs = IpXRO ;增強(qiáng)型管NI關(guān)閉后，能量傳遞到副邊，副邊電流Is的峰值為Ispk=Ippk X N，其中Ippk為原邊峰值電流，N為變壓器12原邊繞組Lp與副邊繞組Ls匝數(shù)比，副邊繞組Ls上的電壓為Vied，此處忽略二極管D2的壓降，Is將按照Vled/Ls的斜率下降，此時(shí)集成IC13的共用漏極引腳DRAIN上的電壓等于Vin+VledXN，當(dāng)Is下降到O后，di/dt消失，Ls上不產(chǎn)生電動(dòng)勢，沒有電壓反射到原邊，導(dǎo)致共用漏極引腳DRAIN的電壓突變，從Vin+VledXN突變到Vin ;當(dāng)共用漏極引腳DRAIN電壓突變時(shí)，由于所述耗盡型管N2的漏極與柵極G2之間存在耦合電容，所述控制器131可從所述耗盡型管N2的柵極G2檢測到共用漏極引腳DRAIN的電壓突變，即檢測到Is的電流過零；檢測到Is過零后，所述控制器131等待一段時(shí)間tx后再控制所述增強(qiáng)型管NI的柵極Gl高電平，使得所述增強(qiáng)型管NI導(dǎo)通，通過控制tx的長短，使得Is的續(xù)流時(shí)間占整個(gè)周期的比例為某個(gè)固定值，系統(tǒng)實(shí)現(xiàn)恒流輸出。
[0048]本系統(tǒng)通過控制集成IC的工作時(shí)間間隔，來控制變壓器副邊繞組的續(xù)流時(shí)間占整個(gè)周期的比例，使該比例為某個(gè)固定值，來實(shí)現(xiàn)系統(tǒng)的恒流輸出，由于所用到的集成IC在沒有外接電源的情況下仍可以啟動(dòng)，且不需要外圍電路即可檢測到共用漏極引腳DRAIN的電壓突變，所以整個(gè)系統(tǒng)運(yùn)行只需要一個(gè)電源供電，相對于現(xiàn)有技術(shù)，本系統(tǒng)具有減少電路損耗的特點(diǎn)。
[0049]以上僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種 VDMOS (vertical double-diffus1n metal-oxide-semiconductor，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體)晶體管，其特征在于，所述VDMOS晶體管包括一襯底，在該襯底的一面依次形成有第一柵極、第一源極、第二柵極、第二源極，在襯底的另一面上形成共用漏極；所述第一柵極、第一源極、襯底與共用漏極形成增強(qiáng)型管，所述第二柵極、第二源極、襯底與共用漏極形成耗盡型管。2.如權(quán)利要求1所述的VDMOS晶體管，其特征在于，所述襯底包括:N+硅片層和N-外延層，所述N-外延層位于N+硅片層的正上方；所述N-外延層的上表面形成有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極氧化層以及位于柵極氧化層表面的柵極多晶硅層；所述N-外延層的上表面向內(nèi)形成有P阱區(qū)以及位于P阱區(qū)內(nèi)的N+源區(qū)。3.一種集成1C，其特征在于，所述集成IC包括控制器以及權(quán)利要求1或2所述的VDMOS晶體管；所述控制器包括第一柵極引腳、第二源極引腳、第二柵極引腳、電源引腳，所述第一柵極引腳與所述VDMOS晶體管的第一柵極相連接，所述第二源極引腳與所述VDMOS晶體管的第二源極相連接，所述第二柵極引腳與所述VDMOS晶體管的第二柵極相連接，所述電源引腳與電容的一端連接，電容的另一端接地。4.如權(quán)利要求4所述的集成1C，其特征在于，所述控制器還包括第一源極引腳，所述第一源極引腳與所述VDMOS晶體管的第一源極相連接。5.一種開關(guān)電路，其特征在于，所述開關(guān)電路包括整流橋、變壓器、負(fù)載以及如權(quán)利要求3或4所述的集成IC ; 所述整流橋的輸出端與所述變壓器的原邊繞組的一端相連接；所述變壓器的原邊繞組的另一端與所述集成IC的一端相連接，所述集成IC的另一端接地，所述變壓器的負(fù)邊繞組連接負(fù)載。
【專利摘要】本發(fā)明公開了一種VDMOS(vertical？double-diffusion？metal-oxide-semico？nductor，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體)晶體管，所述VDMOS晶體管包括一襯底，在該襯底的一面依次形成有第一柵極、第一源極、第二柵極、第二源極，在襯底的另一面上形成共用漏極；所述第一柵極、第一源極、襯底與共用漏極形成增強(qiáng)型管，所述第二柵極、第二源極、襯底與共用漏極形成耗盡型管。本發(fā)明還公開了一種集成IC、開關(guān)電路。本發(fā)明將耗盡型管與增強(qiáng)型管集成為一個(gè)VDMOS晶體管，該VDMOS晶體管具有降低電路損耗的特點(diǎn)。
【IPC分類】H01L29/78, H01L27/088, H02M7/217
【公開號】CN105226097
【申請?zhí)枴緾N201510519945
【發(fā)明人】李學(xué)寧, 萬錦嵩, 王新
【申請人】深圳市安派電子有限公司
【公開日】2016年1月6日
【申請日】2015年8月21日