利用硬掩模層的納米線晶體管制造
【技術(shù)領(lǐng)域】
[0001]本說明的實施例總體上涉及納米線微電子器件的領(lǐng)域，并且更具體地涉及使用至少一個硬掩模形成的納米線結(jié)構(gòu)，所述硬掩模用以在制造期間防止納米線溝道的退化。
【背景技術(shù)】
[0002]更高的性能、更低的成本、集成電路部件的增長的小型化、以及集成電路的更大的封裝密度是微電子產(chǎn)業(yè)針對微電子器件的制造的不間斷的目標(biāo)。由于實現(xiàn)了這些目標(biāo)，微電子器件得以縮放，即變得更小，這增加了對每個集成電路部件的最優(yōu)性能的需求。
[0003]在微電子器件尺寸縮小至經(jīng)過15納米(nm)節(jié)點時保持流動性提高和短溝道控制在微電子器件制造中提供了挑戰(zhàn)。納米線可以用于制造提供改進(jìn)的短溝道控制的微電子器件。例如，娃鍺(SixGe1 x)納米線溝道結(jié)構(gòu)(其中，x〈0.5)在相當(dāng)大的Eg處提供了流動性增強(qiáng)，這適用于利用較高電壓操作的許多常規(guī)產(chǎn)品中。此外，硅鍺(SixGelx)納米線溝道(其中，x>0.5)提供了在較低的Eg處增強(qiáng)的流動性(例如，適合于移動/手持領(lǐng)域中的低電壓產(chǎn)品)。
[0004]已經(jīng)嘗試了許多不同的技術(shù)來制造基于納米線的器件并改變其大小。然而，在制造均勻的納米線溝道的領(lǐng)域中仍然需要改進(jìn)。
【附圖說明】
[0005]在說明書的結(jié)論部分中特別指出并明確地要求保護(hù)本公開內(nèi)容的主題內(nèi)容。結(jié)合附圖并根據(jù)以下說明和所附權(quán)利要求，本公開內(nèi)容的前述和其它特征將變得更顯而易見。應(yīng)理解，附圖僅描繪了根據(jù)本公開內(nèi)容的幾個實施例，并且因此不應(yīng)被認(rèn)為是其范圍的限制。將通過使用附圖來利用附加的特征和細(xì)節(jié)描述本公開內(nèi)容，以使本公開內(nèi)容的優(yōu)點能夠更容易被確定，在附圖中:
[0006]圖1-14是根據(jù)本說明的實施例的形成納米線晶體管的工藝的斜視圖和截面圖。
[0007]圖15和圖16是根據(jù)本說明的另一個實施例的形成納米線晶體管的工藝的斜視圖。
[0008]圖17是根據(jù)本說明的實施例的制造微電子器件的工藝的流程圖。
[0009]圖18示出了根據(jù)本說明的一種實施方式的計算設(shè)備。
【具體實施方式】
[0010]在以下【具體實施方式】中，參考附圖，其通過說明的方式示出可以實踐所要求保護(hù)的主題內(nèi)容的特定實施例。足夠詳細(xì)地描述了這些實施例以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`主題內(nèi)容。應(yīng)理解，各種實施例雖然是不同的，但不一定是互斥的。例如，本文中結(jié)合一個實施例所描述的特定特征、結(jié)構(gòu)或特性在不脫離所要求保護(hù)的主題內(nèi)容的精神和范圍的情況下，可以實施在其它實施例內(nèi)。在該說明書中對“一個實施例”或“實施例”的提及意指結(jié)合實施例所描述的特定特征、結(jié)構(gòu)或特性包括在本說明內(nèi)包含的至少一種實施方式中。因此，短語“一個實施例”或“在實施例中”的使用不一定指代同一實施例。另外，要理解，在每個所公開的實施例內(nèi)的個體元件的位置或布置在不脫離所要求保護(hù)的主題內(nèi)容的精神和范圍的情況下可以被修改。因此以下【具體實施方式】不應(yīng)被理解為限制性意義，并且主題內(nèi)容的范圍僅由被適當(dāng)解釋的所附權(quán)利要求、以及為所附權(quán)利要求賦予權(quán)利的等同物的整個范圍來限定。在附圖中，在幾個附圖中相似的附圖標(biāo)記指代相同或相似的元件或功能，并且其中描繪的元件不一定彼此按比例排列，相反，個體元件可以被放大或減小，以便更容易在本說明的上下文中理解這些元件。
[0011]在納米線晶體管的生產(chǎn)中，可以利用置換柵極工藝，所述工藝需要去除在鰭狀物結(jié)構(gòu)之上形成的犧牲柵極電極材料，所述鰭狀物結(jié)構(gòu)包括犧牲材料的層和溝道柵極材料層。去除犧牲柵極電極之后可以從溝道柵極材料層之間去除犧牲材料以形成多個堆疊的溝道納米線，這被稱為“納米線釋放工藝”?？梢杂弥T如干法蝕刻、濕法蝕刻、氧化與濕法蝕刻的組合等的蝕刻工藝來實現(xiàn)在置換柵極工藝或納米線釋放工藝中去除犧牲材料。關(guān)于干法蝕刻，由于最上層溝道納米線更多地暴露于離子轟擊，所以最上層溝道納米線受到離子轟擊的損害比其它溝道納米線多(等離子體或無等離子體(plasmaless)工藝)。關(guān)于濕法蝕刻和氧化與濕法蝕刻工藝的組合，由于最上層溝道納米線暴露于氧化和/或蝕刻化學(xué)試劑的時間最長，所以最上層溝道納米線受到的損害比其它溝道納米線多。因此，去除工藝可能產(chǎn)生不如晶體管中的其它溝道納米線均勻、可靠的最上層溝道納米線。
[0012]本說明的實施例包括在至少一個納米線晶體管的制造期間并入至少一個硬掩模，以幫助保護(hù)最上層溝道納米線使其免受由諸如置換柵極工藝和/或納米線釋放工藝中所使用的那些工藝等的制造工藝產(chǎn)生的損害。至少一個硬掩模的使用可能產(chǎn)生多層堆疊的納米線晶體管中的大體上無損害的最上層溝道納米線，這可以提高溝道納米線的均勻性和整個多層堆疊的納米線晶體管的可靠性。
[0013]圖1-14示出了形成納米線晶體管的方法。為力求簡潔和清晰，將示出單個納米線晶體管的形成。如圖1中所示，可以由任何適合的材料提供或形成微電子襯底110。在一個實施例中，微電子襯底110可以是由可以包括但不限于硅、鍺、硅鍺或II1- V化合物半導(dǎo)體材料的材料的單晶體組成的體襯底。在其它實施例中，微電子襯底110可以包括設(shè)置在體襯底上的絕緣體上硅襯底(SOI)，其中，上層絕緣體層由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料組成。替代地，微電子襯底110可以由體襯底直接形成，并且局部氧化用于形成電絕緣部分來替代上述上層絕緣體層。
[0014]如圖1中進(jìn)一步所示，多個犧牲材料層(如元件122^12?、和1223所示)與多個溝道材料層(如元件124pl242、和1243所示)的交替可以通過任何已知技術(shù)(例如，通過外延生長)而形成在微電子襯底110上，以形成分層的堆疊體126。在一個實施例中，犧牲材料層US1USS2IP 1223可以是硅層，并且溝道材料層124pl242、和1243可以是硅鍺層。在另一個實施例中，犧牲材料層122pl222、和1223，可以是硅鍺層，并且溝道材料層12尖、1242、和1243可以是硅層。盡管已知三個犧牲材料層和三個溝道材料層，但是應(yīng)該理解，可以使用任何適當(dāng)數(shù)量的犧牲材料層和溝道材料層。
[0015]如圖2中所示，硬掩模層130可以形成在最上層溝道材料層1243的頂表面125上。最上層溝道材料層1243可以被定義為距離微電子襯底110最遠(yuǎn)的溝道材料層。硬掩模層130可以是任何適當(dāng)?shù)挠惭谀２牧?，包括但不限于硅、多孔硅、非晶硅、氮化硅、氮氧化硅、氧化硅、二氧化硅、碳氧化硅、碳化硅、氧化鋁、氧化鉿、氧化鋯、硅酸鉭、氧化鑭、聚合物材料等等。硬掩模層130可以由本領(lǐng)域中已知的任何技術(shù)形成，所述技術(shù)包括但不限于物理氣相沉積(PVD)、原子層沉積(ALD)、以及諸如大氣壓CVD (APCVD)、低壓CVD (LPCVD)、和等離子體增強(qiáng)CVD (PECVD)等的化學(xué)氣相沉積(CVD)的各種實施方式。
[0016]如圖3中所示，可以使用常規(guī)圖案化/蝕刻技術(shù)來對分層的堆疊體126 (見圖2)和硬掩模層130進(jìn)行圖案化，以形成至少一個鰭狀物結(jié)構(gòu)128。例如，可以在溝槽蝕刻工藝期間，例如在淺溝槽隔離(STI)工藝期間對分層的堆疊體126 (見圖2)和硬掩模130進(jìn)行蝕刻，其中，溝槽144可以在形成鰭狀物結(jié)構(gòu)128時形成在微電子襯底110中，并且其中，溝槽144可以形成在鰭狀物結(jié)構(gòu)128的相對側(cè)上。如本領(lǐng)域的技術(shù)人員將理解的，總體上同時地形成多個大體上平行的鰭狀物結(jié)構(gòu)128。
[0017]如圖4中所示，諸如二氧化硅等的電介質(zhì)材料結(jié)構(gòu)146可以形成或沉積在靠近微電子襯底110的溝槽144內(nèi)，以將鰭狀物結(jié)構(gòu)128電分離。如本領(lǐng)域技術(shù)人員將理解的，形成電介質(zhì)材料結(jié)構(gòu)146的工藝可以包含多種工藝，包括但不限于對電介質(zhì)材料進(jìn)行沉積、對電介質(zhì)材料進(jìn)行拋光/平面化、以及對電介質(zhì)材料進(jìn)行深蝕刻。
[0018]如圖5中所示，間隔體160可以形成在鰭狀物結(jié)構(gòu)128和硬掩模層130上并且跨鰭狀物結(jié)構(gòu)128和硬掩模層130，并且間隔體160可以相對于鰭狀物結(jié)構(gòu)128大體上正交地設(shè)置。在實施例中，如將要論述的，間隔體160可以包括在隨后的對鰭狀物結(jié)構(gòu)128材料和硬掩模層130的處理期間可能有選擇性的任何材料。如圖5中進(jìn)一步所示，犧牲柵極電極材料152可以形成在間隔體160內(nèi)/之間，并且可以形成在鰭狀物結(jié)構(gòu)128的位于間隔體160之間的部分周圍。在實施例中，犧牲柵極電極材料152可以形成在鰭狀物結(jié)構(gòu)128和硬掩模層130的部分周圍，并且間隔體160可以在犧牲柵極電極材料152的任一邊上。犧牲柵極電極材料152可以包括任何適當(dāng)?shù)臓奚牧希ǖ幌抻诙嗑Ч?。如圖6中所示，可以去除每個鰭狀物結(jié)構(gòu)128和硬掩模層130的一部分(犧牲柵極電極材料152和間隔體160的外部)，以暴露微電子襯底110的部分112?？梢酝ㄟ^本領(lǐng)域中已知的包括但不限于干法蝕刻工藝的任何工藝來去除每個鰭狀物結(jié)構(gòu)1