国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      改善多孔低k薄膜的突起缺陷的方法

      文檔序號(hào):9490549閱讀:725來(lái)源:國(guó)知局
      改善多孔低k薄膜的突起缺陷的方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明涉及半導(dǎo)體制造工藝中的掩模工藝,更具體的,本發(fā)明涉及一種改善多孔低k薄膜的突起缺陷的方法。
      【背景技術(shù)】
      [0002]在半導(dǎo)體工藝范疇中,掩膜化(masking)工藝是在基片上圖形化的重要環(huán)節(jié)。通常,掩??煞譃檐浹谀?soft mask)和硬掩模(hard mask)。軟掩模通常是指光阻材料,即光刻膠。硬掩模則是對(duì)電介質(zhì)材料層刻蝕后得到的掩模結(jié)構(gòu)。在形成硬掩模后,后續(xù)工藝是對(duì)硬掩模底層的結(jié)構(gòu)進(jìn)行刻蝕,形成溝槽、通孔、間隙等結(jié)構(gòu)。
      [0003]在半導(dǎo)體工藝的范疇中,低k(low-k)材料通常是指介電常數(shù)比氧化硅的介電常數(shù)(3.9-4.1)更低的材料。典型的低k電介質(zhì)薄膜可具有小于3.5的介電常數(shù)。一種類型的低k材料是多孔材料(例如多孔氧化硅)。由于材料中的孔洞具有低至1的介電常數(shù),因此多孔材料整體的介電常數(shù)低于其基材的介電常數(shù)??锥丛蕉啵瑒t介電常數(shù)被拉低越多。
      [0004]圖1示出一種加工過(guò)程中的半導(dǎo)體結(jié)構(gòu),其包括NDC(摻氮的碳化硅)層101、多孔低k薄膜102、以及上方的硬掩模結(jié)構(gòu)HM。其中硬掩模結(jié)構(gòu)HM自下而上包括BD((BlackDiamond,一種業(yè)內(nèi)用于制作硬掩模的高硬度材料)層103、TE0S(正硅酸乙酯,Ethylsilicate)層 104、和 TiN 層 105。
      [0005]圖1所示的半導(dǎo)體結(jié)構(gòu)在實(shí)踐中遇到的一項(xiàng)問(wèn)題是半導(dǎo)體基片在經(jīng)歷掩?;に嚭螳@得的表面不夠平坦。通過(guò)采取內(nèi)腔聚焦離子束(inline FIB)圖像來(lái)分析圖1所示結(jié)構(gòu)的剖面,可以發(fā)現(xiàn)突起缺陷(bump defect)發(fā)生在多孔低k薄膜和硬掩模HM的界面之間。
      [0006]現(xiàn)有技術(shù),諸如“Defect Gallery and Bump Defect Reduct1n in theSelf-Aligned Double Patterning Module”(作者 Cathy Cai 等人,發(fā)表于 Transact1non Semiconductor Manufacturing, Vol.24, N0.2, May2011),提出使用一種名為自對(duì)準(zhǔn)雙布圖(SADP)的工藝來(lái)減少每個(gè)工藝步驟產(chǎn)生的突起缺陷。這種方法需要對(duì)工藝過(guò)程的布圖(patterning)環(huán)節(jié)進(jìn)行改動(dòng)。
      [0007]業(yè)界始終希望有一種兼容于現(xiàn)有的掩?;に?、并簡(jiǎn)單有效地改善多孔低k薄膜和硬掩模之間的突起缺陷的方法。

      【發(fā)明內(nèi)容】

      [0008]結(jié)合圖2A - 2C的示意半導(dǎo)體結(jié)構(gòu)圖和圖3所示的流程300來(lái)重新審視現(xiàn)有技術(shù)領(lǐng)域的多孔低k薄膜形成過(guò)程。根據(jù)現(xiàn)有技術(shù),一個(gè)典型的多孔低k薄膜形成工藝通常包括:在例如NDC的基底層201上沉積電介質(zhì)薄膜202 (流程300的步驟312),得到圖2A所示結(jié)構(gòu);對(duì)沉積的電介質(zhì)薄膜202進(jìn)行UV固化處理(流程300的步驟314),得到圖2B所示結(jié)構(gòu),此時(shí)電介質(zhì)薄膜中形成很多孔洞,即具備多孔性,變?yōu)槎嗫椎蚹薄膜203 ;在固化處理后的多孔低k薄膜203上沉積硬掩模結(jié)構(gòu)220 (流程300的步驟316),得到圖2C所示結(jié)構(gòu)(硬掩模結(jié)構(gòu)220為多種材料層的疊層。圖中所示材料層數(shù)僅為示例)。通過(guò)對(duì)上述工藝過(guò)程的研究,發(fā)明人發(fā)現(xiàn),在UV固化處理后,多孔低k薄膜203易于吸收水分。所吸收的水分會(huì)降低多孔低k薄膜203表面的致密度,并在與硬掩模結(jié)構(gòu)220的界面處形成突起缺陷。
      [0009]基于上述發(fā)現(xiàn),發(fā)明人提出一種處理方法,在電介質(zhì)薄膜經(jīng)受UV固化處理后,對(duì)所得的多孔低k薄膜的表面進(jìn)行原位SiH4或DEMS浸潰(soak)處理,之后再進(jìn)行氦(He)等離子體處理。上述處理可在多孔低k薄膜表面形成一層致密薄膜,該致密的薄膜可用于阻隔多孔低k薄膜中吸收的水分,從而確保多孔低k薄膜和后續(xù)形成的硬掩模之間的界面是平整的。
      [0010]根據(jù)本發(fā)明的一個(gè)方面,提供一種處理半導(dǎo)體晶片的方法,包括:a)在半導(dǎo)體基片上沉積電介質(zhì)薄膜山)對(duì)經(jīng)沉積的電介質(zhì)薄膜進(jìn)行UV固化,得到多孔低k薄膜;以及c)處理所述多孔低k薄膜的表面,形成致密薄膜。
      [0011]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述步驟c)包括:對(duì)所述多孔低k薄膜的表面施加SiH4或DEMS浸潰處理;以及對(duì)所述多孔低k薄膜的表面施加等離子體處理。
      [0012]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述浸潰處理是原位浸潰處理。
      [0013]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述等離子體處理為氦(He)等離子體處理。
      [0014]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述致密薄膜用于阻隔所述多孔低k薄膜中吸收的水分到達(dá)表面。
      [0015]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,采取以下工藝條件的一項(xiàng)或多項(xiàng)來(lái)進(jìn)行所述浸潰處理:
      [0016]SiH4 或 DEMS 流:100_3000sccm ;
      [0017]壓力:0.1_20托;
      [0018]溫度:100-400°C;以及
      [0019]時(shí)間:5-120秒。
      [0020]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述步驟a)中沉積的電介質(zhì)薄膜是低k電介質(zhì)薄膜。
      [0021]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述步驟a)通過(guò)超低k材料沉積工藝形成所述電介質(zhì)薄膜。
      [0022]根據(jù)本發(fā)明的一個(gè)方面,前述方法還包括:d)在經(jīng)處理的多孔低k薄膜上形成硬掩模結(jié)構(gòu)。
      [0023]根據(jù)本發(fā)明的一個(gè)方面,前述方法中,所述硬掩模結(jié)構(gòu)包括:位于所述多孔低k薄膜上的BD層;位于所BD層上的TE0S層;以及位于所TE0S層上的TiN層。
      [0024]根據(jù)本發(fā)明的一個(gè)方面,提出一種半導(dǎo)體晶片,其根據(jù)任一項(xiàng)前述方法處理而得。
      [0025]根據(jù)本發(fā)明的一個(gè)方面,提出一種半導(dǎo)體晶片,包括:多孔低k薄膜;以及位于所述多孔低k薄膜上的硬掩模結(jié)構(gòu),其特征在于,在所述多孔低k薄膜的表面形成有致密薄膜,作為和所述硬掩模結(jié)構(gòu)的界面。
      [0026]本發(fā)明的技術(shù)效果至少包括:消除或至少改善了多孔低k薄膜和硬掩模界面的突起缺陷。
      【附圖說(shuō)明】
      [0027]為了進(jìn)一步闡明本發(fā)明的各實(shí)施例的以上和其他優(yōu)點(diǎn)和特征,將參考附圖來(lái)呈現(xiàn)本發(fā)明的各實(shí)施例的更具體的描述。在附圖中,相同的附圖標(biāo)記用于指代若干視圖中的相同或類似的元件或功能,并且附圖中元件并不一定彼此按比例繪制,個(gè)別元件可被放大或縮小以便在本描述的上下文中更容易理解這些元件。可以理解,這些附圖只描繪本發(fā)明的典型實(shí)施例,因此將不被認(rèn)為是對(duì)其范圍的限制。
      [0028]圖1示出現(xiàn)有技術(shù)中的一種半導(dǎo)體結(jié)構(gòu),其包括多孔低k薄膜和形成于其上的硬掩模。
      [0029]圖2A — 2C示出根據(jù)現(xiàn)有技術(shù)形成多孔低k薄膜和硬掩模的過(guò)程中各階段的半導(dǎo)體結(jié)構(gòu)。
      [0030]圖3示出根據(jù)現(xiàn)有技術(shù)形成多孔低k薄膜和硬掩模的流程圖。
      [0031]圖4A —圖4D示出根據(jù)本發(fā)明的實(shí)施例形成多孔低k薄膜和硬掩模的過(guò)程中各階段的半導(dǎo)體結(jié)構(gòu)。
      [0032]圖5示出根據(jù)本發(fā)明的實(shí)施例形成多孔低k薄膜和硬掩模的流程圖。
      【具體實(shí)施方式】
      [0033]下面的詳細(xì)描述參照附圖,附圖以例示方式示出可實(shí)踐所要求保護(hù)的主題的特定實(shí)施例。充分詳細(xì)地描述這些實(shí)施例,以使本領(lǐng)域技術(shù)人員將該主題投入實(shí)踐。要理解,各實(shí)施例盡管是不同的,但不一定是相互排斥的。例如,這里結(jié)合一個(gè)實(shí)
      當(dāng)前第1頁(yè)1 2 
      網(wǎng)友詢問(wèn)留言 已有0條留言
      • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1