靜電保護電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種靜電保護電路。
【背景技術(shù)】
[0002]如圖1所示，是靜電保護電路的應(yīng)用電路圖；靜電保護電路102設(shè)置在輸入輸出焊墊101和地之間，當(dāng)輸入輸出焊墊101中出現(xiàn)靜電時靜電保護電路102被觸發(fā)并對靜電進行泄放，從而實現(xiàn)對內(nèi)部電路103的保護。
[0003]如圖2所示，是現(xiàn)有靜電保護電路的剖面結(jié)構(gòu)示意圖；圖2所示電路采用高壓PLDM0S結(jié)構(gòu)，在P型半導(dǎo)體襯底如硅襯底201上形成有N型埋層202，在N型埋層202中形成有由高壓N阱組成的體區(qū)203和由高壓P阱組成的漂移區(qū)204，柵介質(zhì)層如柵氧化層206和多晶硅柵207覆蓋在體區(qū)203表面并延伸到漂移區(qū)204表面。形成于體區(qū)203中的P+區(qū)組成的源區(qū)208和多晶硅柵207的第一側(cè)面自對準(zhǔn)，形成于體區(qū)203中的P+區(qū)組成體區(qū)引出區(qū)210，源區(qū)208和體區(qū)引出區(qū)210之間隔離有場氧化層205。在漂移區(qū)204中形成有由P+區(qū)組成的漏端P+擴散區(qū)209，漏端P+擴散區(qū)209和多晶硅柵207之間相隔一定距離且隔離有一個場氧化層205。源區(qū)208、體區(qū)引出區(qū)210和多晶硅柵都連接到靜電進入端，漏端P+擴散區(qū)209連接到地。
[0004]在靜電發(fā)生下，靜電釋放(ESD)的正電荷從輸入輸出焊墊101進入靜電保護電路102的源區(qū)208和高壓N阱即體區(qū)203后，抬高高壓N阱203的電位，由體區(qū)203和漂移區(qū)204組成的PN結(jié)發(fā)生雪崩擊穿，擊穿電流通過高壓P阱即漂移區(qū)204中接地的P+擴散區(qū)即漏端P+擴散區(qū)209引出，同時降低高壓N阱203的電位，導(dǎo)致此結(jié)構(gòu)中的寄生三極管PNP導(dǎo)通。該三極管是由源區(qū)208、體區(qū)203和漂移區(qū)204組成的橫向三極管，這種橫向三極管的驟回電壓很高，泄流能力較低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題是提供一種靜電保護電路，能提高泄流能力，能靈活調(diào)節(jié)驟回電壓。
[0006]為解決上述技術(shù)問題，本發(fā)明提供的靜電保護電路包括P型LDM0S器件，所述P型LDM0S器件包括:N型輕摻雜的體區(qū)，P型輕摻雜的漂移區(qū)，柵介質(zhì)層，多晶硅柵。
[0007]所述體區(qū)和所述漂移區(qū)都被N型輕摻雜的埋層包圍，所述埋層的摻雜濃度小于所述體區(qū)的摻雜濃度，所述體區(qū)和所述漂移區(qū)直接橫向接觸或通過所述埋層的摻雜區(qū)域?qū)崿F(xiàn)橫向接觸。
[0008]由所述柵介質(zhì)層和所述多晶硅柵疊加形成柵極結(jié)構(gòu)，所述多晶硅柵覆蓋部分所述體區(qū)表面且所述多晶硅柵的第二側(cè)面橫向延伸到所述漂移區(qū)表面。
[0009]在所述體區(qū)中形成有由P+區(qū)組成的源區(qū)和由N+區(qū)組成的體區(qū)引出區(qū)，所述源區(qū)和所述多晶硅柵的第一側(cè)面自對準(zhǔn)，所述體區(qū)引出區(qū)在橫向上比所述源區(qū)更加遠離所述多晶硅柵的第一側(cè)面。
[0010]在所述漂移區(qū)中形成有由P+區(qū)組成的漏端P+擴散區(qū)和由N+區(qū)組成的漏端N+擴散區(qū)，所述漏端N+擴散區(qū)和所述多晶硅柵的第二側(cè)面相隔一定距離，在橫向上所述漏端P+擴散區(qū)和所述多晶硅柵的第二側(cè)面相隔的距離大于等于所述漏端N+擴散區(qū)和所述多晶硅柵的第二側(cè)面相隔的距離。
[0011]所述源區(qū)和所述體區(qū)引出區(qū)都連接到靜電進入端，所述多晶硅柵、所述漏端P+擴散區(qū)和所述漏端N+擴散區(qū)都接地。
[0012]在靜電進入端產(chǎn)生靜電時，靜電電壓大于使所述體區(qū)和所述漂移區(qū)的PN結(jié)雪崩擊穿的觸發(fā)電壓時所述體區(qū)和所述漂移區(qū)的PN結(jié)產(chǎn)生雪崩擊穿，之后所述體區(qū)電壓降低使由所述源區(qū)、所述體區(qū)和所述漂移區(qū)組成的寄生PNP三極管導(dǎo)通；所述PNP三極管導(dǎo)通后所述漂移區(qū)的電壓升高到大于等于使所述漂移區(qū)和所述漏端N+擴散區(qū)的PN結(jié)正向?qū)ǖ恼妷汉笫褂伤鲶w區(qū)、所述漂移區(qū)和所述漏端N+擴散區(qū)組成的寄生NPN三極管導(dǎo)通，導(dǎo)通的所述寄生PNP三極管和所述寄生NPN三極管形成正反饋以提高泄流能力。
[0013]進一步的改進是，所述埋層形成于P型半導(dǎo)體襯底上。
[0014]進一步的改進是，所述半導(dǎo)體襯底為娃襯底。
[0015]進一步的改進是，所述體區(qū)由高壓N阱組成，所述漂移區(qū)由高壓P阱組成。
[0016]進一步的改進是，所述源區(qū)和所述體區(qū)引出區(qū)直接橫向接觸或隔離有場氧化層。
[0017]進一步的改進是，所述漏端P+擴散區(qū)和所述漏端N+擴散區(qū)直接橫向接觸或隔離有場氧化層。
[0018]進一步的改進是，在俯視面上，所述漏端N+擴散區(qū)和所述漏端P+擴散區(qū)的面積大小比例為1:10到1之間。
[0019]進一步的改進是，在俯視面上，所述漏端P+擴散區(qū)由一個以上的條狀結(jié)構(gòu)的P+區(qū)組成，所述漏端N+擴散區(qū)由一個以上的條狀結(jié)構(gòu)的N+區(qū)組成，所述漏端P+擴散區(qū)的各條P+區(qū)和所述漏端N+擴散區(qū)的各條N+區(qū)平行相間交替排列。
[0020]進一步的改進是，所述靜電保護電路由一個所述P型LDM0S器件形成或由2個以上的所述P型LDM0S器件并聯(lián)形成。
[0021]本發(fā)明通過在P型LDM0S器件的漂移區(qū)增加一個N+區(qū)，該N+區(qū)和P型摻雜的漂移區(qū)組成的PN結(jié)能夠在靜電產(chǎn)生并觸發(fā)寄生PNP三極管導(dǎo)通時得到正向偏置而導(dǎo)通一個能和寄生PNP三極管形成正反饋的寄生NPN三極管，正反饋能夠使得寄生PNP三極管和寄生NPN三極管的電流互相放大，從而能夠提高泄流能力，同時能降低驟回電壓以及能使觸發(fā)電壓保持不變。
[0022]本發(fā)明通過調(diào)節(jié)漏端N+擴散區(qū)和所述漏端P+擴散區(qū)的面積大小比例，能靈活調(diào)節(jié)寄生NPN三極管的發(fā)射極大小和基極電阻，從而能調(diào)節(jié)寄生NPN三極管的電流放大倍率(Beta)，而驟回電壓和電流放大倍率的改變成反比，漏端N+擴散區(qū)和所述漏端P+擴散區(qū)的面積大小比例越大、電流放大倍率會越大、驟回電壓會越小，所以本發(fā)明通過漏端N+擴散區(qū)和所述漏端P+擴散區(qū)的面積大小比例的調(diào)整能靈活調(diào)節(jié)驟回電壓。
[0023]另外，本發(fā)明通過將漏端P+擴散區(qū)設(shè)置為由一個以上的條狀結(jié)構(gòu)的P+區(qū)組成，將漏端N+擴散區(qū)設(shè)置為由一個以上的條狀結(jié)構(gòu)的N+區(qū)組成，且將漏端P+擴散區(qū)的各條P+區(qū)和漏端N+擴散區(qū)的各條N+區(qū)平行相間交替排列，通過對各條狀結(jié)構(gòu)的尺寸設(shè)置就能實現(xiàn)對漏端N+擴散區(qū)和所述漏端P+擴散區(qū)的面積大小比例的調(diào)節(jié)，能更有效的調(diào)節(jié)驟回電壓。
【附圖說明】
[0024]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細(xì)的說明:
[0025]圖1是靜電保護電路的應(yīng)用電路圖；
[0026]圖2是現(xiàn)有靜電保護電路的剖面結(jié)構(gòu)示意圖；
[0027]圖3是本發(fā)明實施例靜電保護電路的剖面結(jié)構(gòu)示意圖；
[0028]圖4是本發(fā)明實施例靜電保護電路的平面版圖。
【具體實施方式】
[0029]如圖3所示，是本發(fā)明實施例靜電保護電路的剖面結(jié)構(gòu)示意圖；對應(yīng)于圖4所示的平面版圖中沿AA虛線處的剖面圖。本發(fā)明實施例靜電保護電路包括P型LDM0S器件，所述P型LDM0S器件包括:N型輕摻雜的體區(qū)3，P型輕摻雜的漂移區(qū)4，柵介質(zhì)層如柵氧化層6，多晶硅柵7。
[0030]所述體區(qū)3和所述漂移區(qū)4都被N型輕摻雜的埋層2包圍，所述埋層2的摻雜濃度小于所述體區(qū)3的摻雜濃度，所述體區(qū)3和所述漂移區(qū)4直接橫向接觸或通過所述埋層2的摻雜區(qū)域?qū)崿F(xiàn)橫向接觸，圖3中所述體區(qū)3和所述漂移區(qū)4之間間隔有所述埋層2。
[0031]由所述柵介質(zhì)層6和所述多晶硅柵7疊加形成柵極結(jié)構(gòu)，所述多晶硅柵7覆蓋部分所述體區(qū)3表面且所述多晶硅柵7的第二側(cè)面橫向延伸到所述漂移區(qū)4表面。
[0032]在所述體區(qū)3中形成有由P+區(qū)組成的源區(qū)8和由N+區(qū)組成的體區(qū)引出區(qū)9，所述源區(qū)8和所述多晶硅柵7的第一側(cè)面自對準(zhǔn)，所述體區(qū)引出區(qū)9在橫向上比所述源區(qū)8更加遠離所述多晶