有源區(qū)鍵合兼容高電流的結(jié)構(gòu)的制作方法
【專利說明】有源區(qū)鍵合兼容高電流的結(jié)構(gòu)
[0001]本專利申請(qǐng)是申請(qǐng)日為2004年8月20日、申請(qǐng)?zhí)枮?00410095946.7、發(fā)明名稱為“有源區(qū)鍵合兼容高電流的結(jié)構(gòu)”的發(fā)明專利申請(qǐng)的分案申請(qǐng)，其在此全部引入作為參考。
[0002]該申請(qǐng)?jiān)?5U.S.C§ 119(e)下要求于2003年8月21日提交的U.S.臨時(shí)申請(qǐng)序列號(hào)N0.60/496，881和于2003年9月30日提交的U.S.臨時(shí)申請(qǐng)序列號(hào)N0.60/507，539 (律師案卷分別為No’ S125.090USPR和125.090USP2)的優(yōu)先權(quán)，這里將它們并入本文以作參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及半導(dǎo)體器件的構(gòu)造，更為具體地，涉及在鍵合焊盤下的有源電路的形成。
【背景技術(shù)】
[0004]集成電路包括在半導(dǎo)體材料的襯底之中或之上形成的兩個(gè)以上的電子器件。一般地，集成電路包括兩層以上的用于形成選擇器件和所述器件之間的互連的金屬層。金屬層還向集成電路的輸入和輸出連接提供電路徑。通過鍵合焊盤來制作集成電路的輸入和輸出連接。鍵合焊盤形成在集成電路的頂部金屬層上。鍵合工藝(即球鍵合布線至鍵合焊盤的鍵合)會(huì)損傷形成在要形成鍵合焊盤的金屬層下的有源電路。因此，目前的電路布局標(biāo)準(zhǔn)不允許在鍵合焊盤下形成任何電路或僅允許必須要認(rèn)真測(cè)試的限制結(jié)構(gòu)。
[0005]鍵合焊盤下的損傷由很多種原因引起，但主要取決于在鍵合布線附著工藝期間發(fā)生的應(yīng)力和隨后在封裝之后的應(yīng)力。例如，在封裝之后的溫度偏移在整個(gè)結(jié)構(gòu)上施加橫向和垂直力。集成電路的金屬層一般由通過較硬的氧化層彼此分離的軟鋁制成。軟鋁在壓力下易于彎曲而較硬的氧化層不會(huì)。這最終導(dǎo)致氧化層中的裂縫。一旦氧化層裂縫，濕氣會(huì)進(jìn)入導(dǎo)致鋁層的腐蝕并最終導(dǎo)致電路功能失靈。因此，鍵合工藝一般需要鍵合焊盤下的固定結(jié)構(gòu)(real estate)僅用作防止在鍵合工藝期間發(fā)生損傷的緩沖層。然而，隨著芯片設(shè)計(jì)師盡力減小芯片的尺寸，期望能夠?qū)㈡I合焊盤下的固定結(jié)構(gòu)用于有源電路或互連。
[0006]由于上述原因和下述其它原因，這些原因?qū)τ诒绢I(lǐng)域技術(shù)人員通過閱讀和理解本說明書將變得顯而易見，在本領(lǐng)域中需要有效允許鍵合焊盤下的固定結(jié)構(gòu)用于有源電路和互連的改善的集成電路。

【發(fā)明內(nèi)容】

[0007]上述問題和其它問題由本發(fā)明來解決并通過閱讀和研究下述說明書來理解。
[0008]在一個(gè)實(shí)施例中，公開了一種集成電路。該集成電路包括:襯底；頂部導(dǎo)電層；一層或多層中間導(dǎo)電層；絕緣材料層和器件。頂部導(dǎo)電層具有至少一個(gè)鍵合焊盤和相對(duì)堅(jiān)硬材料的亞層。一層或多層中間導(dǎo)電層形成于頂部導(dǎo)電層和襯底之間。絕緣材料層分離導(dǎo)電層。而且，絕緣層中的一層相對(duì)較硬且位于頂部導(dǎo)電層與最接近頂部導(dǎo)電層的中間導(dǎo)電層之間。器件形成在集成電路中。另外，至少最接近于頂部導(dǎo)電層的中間導(dǎo)電層適合于鍵合焊盤下的選擇器件的實(shí)用互連。
[0009]在另一個(gè)實(shí)施例中，公開了一種集成電路。該集成電路包括:襯底；器件區(qū)；頂部金屬層；第二金屬層和一層相對(duì)較厚的絕緣材料層。器件區(qū)形成于襯底上和襯底中。頂部金屬層具有形成于其上的一個(gè)或多個(gè)鍵合焊盤。器件區(qū)位于襯底于頂部金屬層之間。第二金屬層位于頂部金屬層和器件區(qū)之間。相對(duì)較厚的絕緣材料層將頂部金屬層與第二金屬層分離。相對(duì)較厚的絕緣層適合于抵抗裂縫。
[0010]在另一個(gè)實(shí)施例中，公開了另一種集成電路。該集成電路包括:襯底；多個(gè)器件；第二金屬層和第一絕緣材料層。多個(gè)器件形成于襯底上和襯底中。頂部金屬層具有至少一個(gè)形成在頂部金屬層表面上的鍵合焊盤。第二金屬層位于頂部金屬層與襯底之間。而且，第二金屬層具有適合于增強(qiáng)集成電路的間隙。第一絕緣材料層形成于頂部金屬層和第二金屬層之間。
[0011 ] 在另一個(gè)實(shí)施例中，公開了一種形成具有在鍵合焊盤下的有源電路的集成電路的方法。該方法包括在襯底中和襯底上形成器件；形成第一金屬層；形成覆蓋第一金屬層的第一相對(duì)較厚的絕緣材料層，其中絕緣材料的厚度增強(qiáng)集成電路；形成覆蓋相對(duì)較厚的絕緣材料的頂部金屬層和在頂層的表面上形成鍵合焊盤。
[0012]在另一實(shí)施例中，公開了一種形成集成電路的方法。該方法包括:在襯底中形成器件區(qū)；沉積覆蓋器件區(qū)的第一金屬層；構(gòu)圖第一金屬層以形成間隙；其中間隙在電流流動(dòng)的方向上延伸；形成覆蓋第一金屬層的絕緣層并填充間隙，其中間隙通過提供較硬絕緣材料的支柱來增強(qiáng)集成電路；沉積覆蓋氧化層的金屬層并在頂部金屬層的表面上形成鍵合焊盤。
[0013]在本發(fā)明的又一實(shí)施例中，公開了一種形成集成電路的方法。該方法包括:在襯底中和襯底上形成器件區(qū)；形成覆蓋器件區(qū)的第一金屬層；形成覆蓋第一金屬層的絕緣層；形成覆蓋絕緣層的包括接近于氧化層的相對(duì)較硬的材料亞層的頂部金屬層；并在頂部金屬層的表面上形成鍵合焊盤。
【附圖說明】
[0014]當(dāng)考慮到優(yōu)選實(shí)施例的描述和下述附圖，將更容易理解本發(fā)明，且其進(jìn)一步的優(yōu)點(diǎn)和使用將更加顯而易見，其中:
[0015]圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的集成電路的部分橫截面圖；
[0016]圖2是本發(fā)明的一個(gè)實(shí)施例的具有間隙的金屬層的部分的頂視圖；和
[0017]圖3A至3G是本發(fā)明的一個(gè)實(shí)施例中的一種形成集成電路的方法的部分橫截面圖。
[0018]根據(jù)普通實(shí)踐，所述的各種特征并非按比例繪制而是為強(qiáng)調(diào)與本發(fā)明相關(guān)的特殊特征來繪制。貫穿附圖和全文參考標(biāo)記表示相似的元件。
【具體實(shí)施方式】
[0019]在下述優(yōu)選實(shí)施例的詳細(xì)說明中，參考附圖，附圖形成實(shí)施例部分的且其中通過示例的方式來示出可以實(shí)踐本發(fā)明的特定優(yōu)選實(shí)施例。充分詳細(xì)地描述這些實(shí)施例以使本領(lǐng)域技術(shù)人員可以實(shí)踐本發(fā)明，并理解可以使用其它實(shí)施例且可以在不脫離本發(fā)明的精神和范圍下作出邏輯、機(jī)械和電的改變。因此，下述詳細(xì)描述并非限定意義，且本發(fā)明的范圍僅由權(quán)利要求書和其等同物來限定。
[0020]在下述說明中，術(shù)語襯底通常用來指在其上形成集成電路的任何結(jié)構(gòu)、以及在集成電路制造的各階段期間的這種結(jié)構(gòu)。該術(shù)語包括摻雜的和未摻雜的半導(dǎo)體、在支撐半導(dǎo)體或絕緣材料上的半導(dǎo)體外延層、這種層的結(jié)合、以及其它本領(lǐng)域公知的這類結(jié)構(gòu)。用于該申請(qǐng)中的相對(duì)位置的術(shù)語根據(jù)平行于常規(guī)平面或晶片或襯底的工作表面的平面來限定，而無關(guān)于晶片或襯底的取向。用于該申請(qǐng)中的術(shù)語“水平平面”和“橫向平面”限定為平行于常規(guī)平面或晶片或襯底的工作表面的平面，而無關(guān)于晶片或襯底的取向。術(shù)語“垂直”是指垂直于水平的方向。諸如“上”、“側(cè)”(如“側(cè)壁”)、“較高”、“較低”、“之上”、“頂部”和“底部”的術(shù)語是相對(duì)于常規(guī)平面或晶片或襯底的頂表面上的工作表面來限定的，無關(guān)于晶片或襯底的取向。
[0021]本發(fā)明的實(shí)施例提供集成電路的方法和結(jié)構(gòu)，該集成電路允許使用鍵合焊盤下的固定結(jié)構(gòu)來用于有源器件和互連。此外，本發(fā)明的實(shí)施例提供可以使用鍵合焊盤下的所有金屬層用于器件的實(shí)用互連的結(jié)構(gòu)。另外，本發(fā)明的實(shí)施例還提供允許使用TiN頂層的亞微米互連線和能夠承載高電流的相對(duì)較寬的線同時(shí)存在于鍵合焊盤下面的結(jié)構(gòu)。
[0022]圖1，示出本發(fā)明的一個(gè)實(shí)施例的集成電路100的部分橫截面圖。在該實(shí)施例中，示出的集成電路100的部分包括:N溝道M0S功率器件102、N-D0MS器件104和NPN雙極性器件106。圖1還示出三層導(dǎo)電層，在該實(shí)施例中，這三層導(dǎo)電層包括第一金屬層Ml 108、第二金屬層M2 110和第三金屬層M3 112。金屬層108、110和112可以由諸如鋁、銅等導(dǎo)電材料制成。此外，在另一實(shí)施例中，金屬層108、110和112的其中至少一層通過形成許多交替導(dǎo)電層的亞層的亞微米工藝制成。第三金屬層M3 112可以稱為頂部金屬層112。如示出，通過構(gòu)圖鈍化層132在第三金屬層M3 112的表面上形成鍵合焊盤130。球鍵合布線114(鍵合布線114)可以耦合于鍵合焊盤130以提供到集成電路100的輸入和輸出。雖然，該實(shí)施例僅示出三層金屬層108、110和112，其它實(shí)施例具有更多或更少的金屬層。例如，在多于三層金屬層的實(shí)施例中，附加的金屬層形成在金屬層108和110之間。通過本領(lǐng)域公知的諸如沉積和構(gòu)圖的常規(guī)方法來形成每一互連金屬層108、110和112。
[0023]如圖1中所示，通路116選擇性地耦合于互連金屬層110和108以在集成電路100的器件102、104和106之間形成電互連。還示出提供到器件102、104和106的元件和第一金屬層108的電互連的通路118。
[0024]在一個(gè)實(shí)施例中，使用亞微米工藝來形成金屬層M2 110和金屬層M3 112。亞微米工藝使用許多亞層來形成金屬層。在一個(gè)實(shí)施例中，亞層為T1、TiN和A1合金的交替層。在一個(gè)實(shí)施例中，金屬層110的亞層的頂層(即面對(duì)金屬112的亞層)為TiN層120。TiN層120用于該位置，是由于其有助于金屬層110構(gòu)圖的低反射特性。然而，亞層120的存在易于增加在分離金屬層110與金屬層112的氧化層中形成裂縫的可能性。特別是，由于TiN層很硬，當(dāng)施加應(yīng)力時(shí)其不能彎曲。結(jié)果，在分離氧化層上的橫向應(yīng)力易于在分離氧化層中形成裂縫。此外，在另一實(shí)施例中，一層TiW形成亞層120。
[0025]本發(fā)明的實(shí)施例減小在分離氧化層122中形成裂縫