半導體器件的制作方法
【專利說明】半導體器件
[0001]相關申請的交叉引用
[0002]本申請主張2014年7月16日于韓國知識產(chǎn)權局所提交的韓國申請第10-2014-0089995號的優(yōu)先權，通過引用將該韓國專利申請整體并入本文中，如同在本文進行了完整的闡述。
技術領域
[0003]本公開的實施方式有關于具有貫通電極的半導體器件、制造該半導體器件的方法、包含該半導體器件的電子系統(tǒng)以及包含該半導體器件的存儲卡。
【背景技術】
[0004]被用在電子系統(tǒng)中的半導體器件可包含各種的電子電路元件，并且這些電子電路元件可以和半導體基板集成以構成半導體器件，半導體器件可被稱為半導體芯片或是半導體小片(die)。在將包含存儲器半導體芯片的半導體器件用在電子系統(tǒng)中之前，半導體器件可被囊封以具有封裝形式。這些半導體封裝可被用在諸如計算機、移動系統(tǒng)或數(shù)據(jù)存儲媒體之類的電子系統(tǒng)中。
[0005]隨著諸如智能電話之類的移動系統(tǒng)變得更輕而且更小，被用在移動系統(tǒng)中的半導體封裝已經(jīng)持續(xù)逐步地縮小。此外，大型電容性半導體封裝隨著多功能移動系統(tǒng)的發(fā)展而需求漸增。為了支持縮小，已經(jīng)努力嘗試將多個半導體器件設置在單一封裝中，以提供諸如堆疊封裝之類的大型電容性半導體封裝。另外，已經(jīng)提出了貫穿半導體芯片的直通硅穿孔(TSV)電極，以實現(xiàn)在單一堆疊封裝中將這些半導體芯片彼此電連接的互連路徑。

【發(fā)明內容】

[0006]各種的實施方式針對于具有貫通電極(through electrode)的半導體器件、制造該半導體器件的方法、包含該半導體器件的電子系統(tǒng)以及包含該半導體器件的存儲卡。
[0007]根據(jù)一實施方式，一種半導體器件包含:具有不平坦表面的芯片主體，該不平坦表面包含彼此在不同的高度的至少兩個區(qū)域；貫通電極，該貫通電極貫穿芯片主體并且具有通過芯片主體的不平坦表面露出的端部；設置在芯片主體的不平坦表面上的鈍化(passivat1n)層；以及設置在鈍化層及貫通電極的露出的端部上并且與芯片主體的不平坦表面交疊的凸塊。
[0008]根據(jù)另一實施方式，一種制造半導體器件的方法包含如下步驟:形成貫穿具有不平坦表面的芯片主體的貫通電極，以使得一端部從芯片主體的不平坦表面突出，在芯片主體的不平坦表面以及貫通電極的突出的端部上形成一鈍化層，平坦化貫通電極的突出的端部以在鈍化層的頂表面露出貫通電極，以及在貫通電極及鈍化層上形成凸塊，其中凸塊與芯片主體的不平坦表面交疊，并且其中芯片主體的不平坦表面包含設置在不同的高度的至少兩個區(qū)域。
[0009]根據(jù)另一實施方式，一種電子系統(tǒng)包含半導體器件。該半導體器件包含:具有不平坦表面的芯片主體，該不平坦表面包含彼此在不同的高度的至少兩個區(qū)域；貫通電極，該貫通電極貫穿芯片主體并且具有通過芯片主體的不平坦表面露出的端部；設置在芯片主體的不平坦表面上的鈍化層；以及設置在鈍化層以及貫通電極的露出的端部上并且與芯片主體的不平坦表面交疊的凸塊。
[0010]根據(jù)另一實施方式，一種存儲卡包含半導體器件。該半導體器件包含:具有不平坦表面的芯片主體，該不平坦表面包含彼此在不同的高度的至少兩個區(qū)域；貫通電極，該貫通電極貫穿芯片主體并且具有通過芯片主體的不平坦表面露出的端部；設置在芯片主體的不平坦表面上的鈍化層；以及設置在鈍化層以及貫通電極的露出的端部上并且與芯片主體的不平坦表面交疊的凸塊。
[0011]附記:
[0012]附記1、一種半導體器件，所述半導體器件包括:
[0013]芯片主體，所述芯片主體具有不平坦表面，所述不平坦表面包含彼此在不同的高度的至少兩個區(qū)域；
[0014]貫通電極，所述貫通電極貫穿芯片主體并且具有通過所述芯片主體的所述不平坦表面露出的端部；預定的
[0015]鈍化層，所述鈍化層設置在所述芯片主體的所述不平坦表面上；以及
[0016]凸塊，所述凸塊設置在所述鈍化層以及所述貫通電極的露出的端部上，并且與所述芯片主體的所述不平坦表面交疊。
[0017]附記2、根據(jù)附記1所述的半導體器件，所述半導體器件進一步包括設置在所述芯片主體的與所述不平坦表面相反的表面上的有源層。
[0018]附記3、根據(jù)附記1所述的半導體器件，其中，所述芯片主體的所述不平坦表面包括:
[0019]第一區(qū)域以及第三區(qū)域，所述第一區(qū)域以及所述第三區(qū)域設置在第一高度；以及
[0020]第二區(qū)域，所述第二區(qū)域以低于所述第一高度的第二高度而被設置在所述第一區(qū)域和所述第三區(qū)域之間。
[0021]附記4、根據(jù)附記3所述的半導體器件，其中，所述第二區(qū)域由距所述第一高度具有預定的深度的溝槽所限定。
[0022]附記5、根據(jù)附記3所述的半導體器件，其中，所述貫通電極的所述露出的端部位于所述第一區(qū)域的中央部分。
[0023]附記6、根據(jù)附記5所述的半導體器件，其中，所述貫通電極的所述露出的端部與所述第二區(qū)域的內側間隔開預定的距離。
[0024]附記7、根據(jù)附記3所述的半導體器件，其中，所述凸塊與所述第一區(qū)域的整個表面、所述第二區(qū)域的整個表面、以及所述第三區(qū)域的與所述第二區(qū)域相鄰的部分交疊。
[0025]附記8、根據(jù)附記7所述的半導體器件，其中，所述凸塊被設置在所述鈍化層的被置于所述第二區(qū)域中的部分的內側壁、外側壁以及底表面之上。
[0026]附記9、根據(jù)附記1所述的半導體器件，其中，所述芯片主體的所述不平坦表面包括:
[0027]第一區(qū)域以及第三區(qū)域，所述第一區(qū)域以及所述第三區(qū)域設置在第一高度；以及
[0028]第二區(qū)域，所述第二區(qū)域以高于所述第一高度的第二水平高度而被設置在所述第一區(qū)域和所述第三區(qū)域之間。
[0029]附記10、根據(jù)附記9所述的半導體器件，其中，所述第二區(qū)域由距所述第一高度具有預定的高度的突出部所限定。
[0030]附記11、根據(jù)附記9所述的半導體器件，
[0031]其中，所述貫通電極的所述露出的端部在所述第一區(qū)域中從所述芯片主體的所述不平坦表面突出；并且
[0032]其中，所述貫通電極的所述露出的端部位于所述第一區(qū)域的中央部分。
[0033]附記12、根據(jù)附記11所述的半導體器件，其中，所述貫通電極的所述露出的端部與所述第二區(qū)域的內側間隔開預定的距離。
[0034]附記13、根據(jù)附記9所述的半導體器件，其中，所述凸塊與所述第一區(qū)域的整個表面、所述第二區(qū)域的整個表面、以及所述第三區(qū)域的與所述第二區(qū)域相鄰的部分交疊。
[0035]附記14、根據(jù)附記13所述的半導體器件，其中，所述凸塊被設置在覆蓋所述第二區(qū)域的所述鈍化層的內側壁、外側壁以及頂表面之上。
[0036]附記15、根據(jù)附記14所述的半導體器件，其中，所述凸塊在所述第一區(qū)域中覆蓋所述鈍化層的在所述貫通電極的所述露出的端部的側壁上的部分。
[0037]附記16、根據(jù)附記1所述的半導體器件，其中，所述芯片主體的所述不平坦表面包括:
[0038]第一區(qū)域，所述第一區(qū)域設置在第一高度；以及
[0039]第二區(qū)域，所述第二區(qū)域圍繞所述第一區(qū)域并且設置在低于所述第一高度的第二高度處。
[0040]附記17、根據(jù)附記16所述的半導體器件，其中，所述第一區(qū)域由距所述第二高度具有預定的高度的突出部所限定。
[0041]附記18、根據(jù)附記17所述的半導體器件，其中，所述貫通電極的所述露出的端部位于所述第一區(qū)域的中央部分。
[0042]附記19、根據(jù)附記18所述的半導體器件，其中，所述凸塊與所述第一區(qū)域的整個表面以及所述第二區(qū)域的與所述第一區(qū)域相鄰的部分交疊。
[0043]附記20、根據(jù)附記19所述的半導體器件，其中，所述凸塊在所述第一區(qū)域中被設置在所述鈍化層的在所述突出部的側壁上的部分之上。
【附圖說明】
[0044]本公開的實施方式在考慮附圖及所附的詳細說明的情況下將變得更加明白，其中:
[0045]圖1是例示根據(jù)一實施方式的半導體器件的一部分的平面圖；
[0046]圖2是沿著圖1的線1-1 ’所截取的橫截面圖；
[0047]圖3是例示根據(jù)另一實施方式的半導體器件的一部分的平面圖；
[0048]圖4是沿著圖3的線I1-1I ’所截取的橫截面圖；
[0049]圖5是例示根據(jù)又一實施方式的半導體器件的一部分的平面圖；
[0050]圖6是沿著圖5的線II1-1II ’所截取的橫截面圖；
[0051]圖7至圖14是例示根據(jù)一實施方式的制造半導體器件的方法的橫截面圖；
[0052]圖15至圖22是例示根據(jù)另一實施方式的制造半導體器件的方法的橫截面圖；
[0053]圖23至圖30是例示根據(jù)又一實施方式的制造半導體器件的方法的橫截面圖；
[0054]圖31是例示根據(jù)一實施方式的包含半導體器件中的至少一個半導體器件的一電子系統(tǒng)的框圖；以及
[0055]圖32是例示根據(jù)一實施方式的包含半導體器件中的至少一個半導體器件的另一電子系統(tǒng)的框圖。
【具體實施方式】
[0056]以下的實施方式可提供能夠增加在鈍化層以及凸塊之間的接觸面積的半導體器件。具體地說，根據(jù)一些實施方式的半導體器件可包括具有帶有凹處的不平坦表面的芯片主體、以及貫穿芯片主體的貫通電極，使得貫通電極的端部在不平坦表面的一部分露出。鈍化層可被設置在芯片主體的不平坦表面上，以具有和芯片主體的不平坦表面一致的表面輪廓。凸塊可以覆蓋貫通電極的露出的端部，并且可以橫向延伸到鈍化層上，以與凹處交疊。因此，在凸塊及鈍化層之間的接觸面積增加，以抑制凸塊的隆起現(xiàn)象(lift phenomenon)。
[0057]將會了解到的是，盡管術語第一、第二、第三等在本文中可被用來描述各種元件，但是這些元件不應該受限于這些術語。這些術語被用來區(qū)別一元件與另一元件。因此，在某些實施方式中的第一元件可以在另外的實施方式中被稱為第二元件。
[0058]同樣將會理解到的是，當一元件被稱為在另一元件“上”、“上方”、“下”或“下方”時，其可以直接在另一元件“上”、“上方”、“下”或“下方”，或者還可以存在介于中間的元件。
[0059]進一步將會理解到的是，當一元件被稱為“連接”或“耦接”至另一元件時，其可能是直接連接或親接至所述另一元件、或者可以存在介于中間的元件。相反，當一元件被稱為“直接連接”或“直接耦接”至另一元件時，則并沒