集成電路元件及其制作方法
【技術領域】
[0001]本發(fā)明關于集成電路元件技術，是一種立體堆疊式的集成電路元件及其制作方法。
【背景技術】
[0002]立體堆疊式集成電路因具有高效能、低耗能、低成本、小尺寸、及集成電路異質(zhì)整合等優(yōu)勢，極有潛力成為芯片系統(tǒng)(System on Chip, SoC)技術發(fā)展的新方向，而基板穿孔(Through-Substrate Via，簡稱TSV)封裝技術更位居關鍵的角色，可克服集成電路制程微縮和低介電值材料的限制，達到低成本及高效能的芯片間電氣互連。
[0003]然而，在晶圓與晶圓接合技術上，會發(fā)生利用基板穿孔接合上下晶圓中的金屬層時，需要使用兩道光罩分別來進行二次的基板穿孔蝕刻制程，再利用橫向定義的金屬導線連接此兩根基板穿孔，來達到連接上下晶圓中金屬層的目的，這種作法需要兩片不同的基板穿孔光罩，相對的也需要比較多的制程步驟，造成制造成本的增加。但是如果只使用一片基板穿孔光罩來定義不同晶圓上的基板穿孔，因為不同晶圓上的基板穿孔深度不同，為了確保兩個基板穿孔都能成功接到金屬層上，因此蝕刻步驟對深度比較淺的基板穿孔下的金屬層會有過度蝕刻的情形，因此傷害深度較淺的基板穿孔下的金屬層。因此，可發(fā)展新的基板穿孔的集成電路元件技術，以改善上述問題。

【發(fā)明內(nèi)容】

[0004]為達成上述目的，根據(jù)本發(fā)明的一方面，一實施例提供一種集成電路元件，其包括:第一基板，包含第一圖案化金屬層；第二基板，堆疊于該第一基板上，該第二基板包含半導體材料層、第一介電層、第二圖案化金屬層、及第二介電層；其中，該第二圖案化金屬層位于該第一介電層與該第二介電層之間，且該第二圖案化金屬層與該第一圖案化金屬層具有重疊區(qū)域；導電通路，位于該重疊區(qū)域，至少貫穿該第二基板，以電性連接該第二圖案化金屬層與該第一圖案化金屬層；以及絕緣層，位于該導電通路與該半導體材料層之間。
[0005]根據(jù)本發(fā)明的另一方面，另一實施例提供一種集成電路元件的制造方法，其包括:堆疊第二基板于第一基板上，其中，該第一基板包含第一圖案化金屬層，該第二基板包含半導體材料層、第一介電層、第二圖案化金屬層及第二介電層，該第二圖案化金屬層位于該第一介電層與該第二介電層之間，且該第二圖案化金屬層與該第一圖案化金屬層具有重疊區(qū)域；形成貫穿該半導體材料層的第一穿孔于該重疊區(qū)域；形成絕緣層于該第一穿孔的側(cè)壁上；形成貫穿該第一介電層、該第二圖案化金屬層、及該第二介電層的第二穿孔，且該第二穿孔連通該第一穿孔；以及充填導體材料于該第一穿孔與該第二穿孔之中。
[0006]根據(jù)本發(fā)明的另一方面，另一實施例提供一種集成電路元件的制造方法，其包括:提供第一基板，該第一基板包含第一圖案化金屬層；堆疊第二基板于該第一基板上，該第二基板包含半導體材料層、第一介電層、第二圖案化金屬層及第二介電層，該第二圖案化金屬層位于該第一介電層與該第二介電層之間，且該第二圖案化金屬層與該第一圖案化金屬層具有重疊區(qū)域；形成穿孔于該重疊區(qū)域，該第一穿孔貫穿該第一介電層、該第二圖案化金屬層、該第二介電層、及該半導體材料層；形成絕緣層于該半導體材料層的側(cè)壁上；以及充填導體材料于該穿孔之中。
【附圖說明】
[0007]圖1為根據(jù)本發(fā)明第一實施例的集成電路元件的剖面結(jié)構(gòu)示意圖。
[0008]圖2為根據(jù)本發(fā)明第二實施例的集成電路元件的剖面結(jié)構(gòu)示意圖。
[0009]圖3為根據(jù)本發(fā)明第三實施例的集成電路元件的剖面結(jié)構(gòu)示意圖。
[0010]圖4為根據(jù)本發(fā)明第四實施例的集成電路元件的剖面結(jié)構(gòu)示意圖。
[0011]圖5為本實施例的集成電路元件制造方法的流程示意圖。
[0012]圖6A?6E為對應本實施例制作方法的各步驟的集成電路元件結(jié)構(gòu)剖面圖。
[0013]圖7為另一實施例的集成電路元件制造方法的流程示意圖。
[0014]圖8A?8D為對應本實施例制作方法的各步驟的集成電路元件結(jié)構(gòu)剖面圖。
[0015]其中，附圖標記:
[0016]100、200、300、400 集成電路元件
[0017]110 第一基板
[0018]114、414、415、416 第一圖案化金屬層
[0019]120 第二基板
[0020]122半導體材料層
[0021]123第一介電層
[0022]124、424、425第二圖案化金屬層
[0023]125第二介電層
[0024]130導電通路
[0025]140絕緣層
[0026]152阻障層
[0027]151種子層
[0028]160黏接層
[0029]418、428 介電層
[0030]170 第一穿孔
[0031]180 第二穿孔
[0032]190 穿孔
【具體實施方式】
[0033]為對本發(fā)明的特征、目的及功能有更進一步的認知與了解，茲配合圖式詳細說明本發(fā)明的實施例如后。在所有的說明書及圖示中，將采用相同的元件編號以指定相同或類似的元件。
[0034]在各個實施例的說明中，當一元素被描述是在另一元素的“上方/上”或“下方/下”，指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置于其間的其他元素；所謂的「直接地」指其間并未設置其他中介元素?！吧戏?上”或“下方/下”等的描述以圖式為基準進行說明，但亦包含其他可能的方向轉(zhuǎn)變。所謂的“第一”、“第二”、及“第三”用以描述不同的元素，這些元素并不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，以夸張或省略或概略的方式表示，且各元素的尺寸并未完全為其實際的尺寸。
[0035]圖1為根據(jù)本發(fā)明第一實施例的集成電路元件100的剖面結(jié)構(gòu)示意圖。如圖1所示，該集成電路元件100包含第一基板110、第二基板120、以及導電通路130，該第二基板120堆疊于該第一基板110上，且該導電通路130電性連接該第二圖案化金屬層124與該第一圖案化金屬層114，而形成立體堆疊式的集成電路元件。其中，該第一基板110包含第一圖案化金屬層114，且該第一圖案化金屬層114形成于第三介電層118之中；而該第二基板120包含半導體材料層122、第一介電層123、第二圖案化金屬層124、及第二介電層125，該第二圖案化金屬層124位于該第一介電層123與該第二介電層125之間，且該第二圖案化金屬層124與該第一圖案化金屬層114彼此重疊而具有重疊區(qū)域。
[0036]該第一圖案化金屬層114可被圖案化成該第一基板110上電路的部分線路圖案，其為該第一基板110所支持，也就是該第一基板110的底部用以支持或承載其上可能形成的電路布局或?qū)訝罱Y(jié)構(gòu)，例如，該第一圖案化金屬層114。另一方面，該第二圖案化金屬層124可被圖案化成該第二基板120上電路的部分線路圖案，并藉由該第一介電層123與該第二介電層125而電性隔離該第二圖案化金屬層124與其上下可能的層狀結(jié)構(gòu)，而該半導體材料層122則用以支持或承載其上可能形成的電路布局或?qū)訝罱Y(jié)構(gòu)，例如，該第一介電層123、該第二圖案化金屬層124、及該第二介電層125。
[0037]該第一基板110與該第二基板120可以是硅材的晶粒(die)、芯片(chip)或晶圓(wafer);但本發(fā)明并不限制于此，該第一基板110與該第二基板120亦可采用其他種類的半導體材料。該第一基板110的線路圖案(例如，該第一圖案化金屬層114)形成于該第一基板110的上表面，而原本該第二基板120的線路圖案(例如，該第二圖案化金屬層124)形成于該第二