體的背面；
55:將支撐載體剝離芯片單體和薄膜包封體；
56:在芯片單體的上表面和薄膜包封體的上表面貼覆絕緣薄膜層I ;
57:利用光刻工藝或激光工藝形成絕緣薄膜層I開口露出芯片電極的上表面；
58:利用成熟的再布線工藝形成再布線金屬層，在再布線金屬層的最外層設(shè)有輸入/輸出端，絕緣薄膜層II覆蓋再布線金屬層，并露出其輸入/輸出端；
59:在再布線金屬層的輸入/輸出端處形成連接件；
S10:將完成封裝工藝的上述結(jié)構(gòu)切割成復(fù)數(shù)顆封裝單體。
[0017]現(xiàn)在將在下文中參照附圖更加充分地描述本發(fā)明，在附圖中示出了本發(fā)明的示例性實(shí)施例，從而本公開將本發(fā)明的范圍充分地傳達(dá)給本領(lǐng)域的技術(shù)人員。然而，本發(fā)明可以以許多不同的形式實(shí)現(xiàn)，并且不應(yīng)被解釋為限制于這里闡述的實(shí)施例。
[0018]實(shí)施例一，參見圖3A和圖3B
圖3A是本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例一的剖面示意圖，本發(fā)明的芯片嵌入式封裝結(jié)構(gòu)包括一背面嵌入薄膜包封體3的芯片單體10，芯片單體10的芯片本體11的上表面設(shè)有芯片電極13及其相應(yīng)電路布局，芯片表面鈍化層15覆蓋芯片本體11的上表面并開設(shè)有芯片表面鈍化層開口 151，芯片電極13的上表面露出芯片表面鈍化層開口 151。薄膜包封體3的材質(zhì)包括但不限于環(huán)氧塑封料，其一般以高性能酚醛樹脂為固化劑，加入硅微粉等為填料，以及添加多種助劑混配而成，其在高溫175?185°C下先處于熔融狀態(tài)，緊密包裹芯片單體10的前后左右四個面及背面，冷卻后會逐漸硬化，最終成型，使芯片單體10的前后左右四個面及背面均得到物理和電氣保護(hù)，防止外界干擾，以提高其可靠性。
[0019]絕緣薄膜層I 51覆蓋芯片單體10的上表面和薄膜包封體3的上表面，并于芯片電極13的上表面通過光刻工藝或激光工藝開設(shè)絕緣薄膜層I開口 511，絕緣薄膜層I開口511的尺寸不大于芯片表面鈍化層開口 151的尺寸，其橫截面的形狀呈圓形或四邊形、六邊形等多邊形。絕緣薄膜層I 51的材質(zhì)一般為環(huán)氧樹脂、聚酰亞胺等高分子有機(jī)絕緣材料。不連續(xù)的再布線金屬層41選擇性地形成于絕緣薄膜層I 51的上表面并填充絕緣薄膜層I開口 511。再布線金屬層41與芯片電極13實(shí)現(xiàn)電性連接。絕緣薄膜層I開口 511內(nèi)也可以植入銅等具有導(dǎo)電功能的金屬柱，該金屬柱連接再布線金屬層41與芯片電極13實(shí)現(xiàn)電性連接。再布線金屬層41可以為單層，如圖3A所示，在再布線金屬層41的最外層設(shè)有輸入/輸出端411，輸入/輸出端411的個數(shù)根據(jù)實(shí)際需要設(shè)置。對于高引腳數(shù)的小芯片或超小芯片，通過圓片級再布線金屬層的外延技術(shù)可以使其輸入/輸出端411設(shè)置于小芯片或超小芯片的垂直區(qū)域的外圍，以便將個體較小、電極較密集的電極信號扇出連接。如可以將1 X 1mm小芯片制成3X3 mm封裝結(jié)構(gòu)，1/0:20，pitch: 0.4mm。可以在輸入/輸出端411處形成連接件6，連接件6可以是焊球凸點(diǎn)、焊塊或其它金屬連接件，圖3B中以連接件6是焊球凸點(diǎn)為例，示出了芯片單體10與薄膜包封體3、焊球凸點(diǎn)的位置關(guān)系的正面示意圖，可見，芯片單體10設(shè)置于薄膜包封體3的內(nèi)部，其前后左右四個面及背面均得到物理和電氣保護(hù)，提高了其可靠性。
[0020]薄膜包封體3的背面設(shè)置硅材質(zhì)的硅基加強(qiáng)板7，其厚度不大于200微米，并以其厚度范圍50?100微米為佳，不僅加強(qiáng)了薄膜包封體3的強(qiáng)度，減小了整個封裝結(jié)構(gòu)的翹曲度，而且加強(qiáng)了芯片單體10的散熱性能，也有助于提升封裝產(chǎn)品的可靠性。
[0021]本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)可以得到體厚度500?800微米的封裝結(jié)構(gòu)，遠(yuǎn)比傳統(tǒng)的封裝結(jié)構(gòu)更薄、更輕、更小。進(jìn)一步地，該硅基加強(qiáng)板面向薄膜包封體的一面設(shè)置有復(fù)數(shù)個凸出或者凹陷的棱狀結(jié)構(gòu)、點(diǎn)狀結(jié)構(gòu)、波紋狀結(jié)構(gòu)等形狀的結(jié)合結(jié)構(gòu)，以增強(qiáng)其與薄膜包封體3的結(jié)合力，也有助于提高封裝產(chǎn)品的可靠性，如圖3A的三個放大的剖面圖所示。該結(jié)合結(jié)構(gòu)也可以是棱狀結(jié)構(gòu)、點(diǎn)狀結(jié)構(gòu)、波紋狀結(jié)構(gòu)等形狀的混合組成。
[0022]本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的上述實(shí)施例一的封裝方法，參見圖4A至4P，其工藝包括如下步驟:
步驟一，參見圖4A，取集成電路晶圓100，其表面設(shè)有芯片電極13及相應(yīng)電路布局，覆蓋于集成電路晶圓100上表面的芯片表面鈍化層15于芯片電極13上方開設(shè)芯片表面鈍化層開口 151露出芯片電極13的上表面；
步驟二，參見圖4B，對圖4A所示的集成電路晶圓100進(jìn)行參數(shù)測試，將合格之集成電路晶圓100的背面進(jìn)行減薄工藝，其減薄厚度根據(jù)實(shí)際情況確定，再切割成復(fù)數(shù)顆獨(dú)立的芯片單體10，如圖4B所示；
步驟三，參見圖4C，在支撐載體T1的支撐載體本體T11上黏貼剝離膜T13，剝離膜T13可以是UV剝離膜，亦可以是熱剝離膜，該剝離膜T13在后續(xù)工藝中被剝離；
步驟四，參見圖4D，將測試合格的芯片單體10有序地倒裝至支撐載體T1上，芯片單體10的正面通過剝離膜T13與支撐載體本體ΤΙ 1固定，相鄰兩個芯片單體10之間的距離根據(jù)實(shí)際工藝需要進(jìn)行排布并增大；
步驟五，參見圖4E，在支撐載體T1上貼覆薄膜包封芯片單體10，形成薄膜包封體3，貼覆過程要求在真空環(huán)境下進(jìn)行，并將薄膜加熱至175?185°C，使其處于熔融狀態(tài)時完成無間隙貼覆工藝；
步驟六，參見圖4F，將硅基加強(qiáng)板7鍵合至薄膜包封體3的另一表面，并上下180度翻轉(zhuǎn)；
步驟七，參見圖4G，通過剝離工藝，將支撐載體本體T11和剝離膜T13剝離芯片單體10和薄膜包封體3的表面，并對芯片單體10的表面進(jìn)行清洗，并去除殘留物，露出芯片電極13的上表面；
步驟八，參見圖4H，在芯片單體10的上表面和薄膜包封體3的上表面貼覆絕緣薄膜層I 51 ；
步驟九，參見圖41，利用光刻工藝或激光工藝形成絕緣薄膜層I開口 511露出芯片電極13的上表面；
步驟十，參見圖4J和4K，利用成熟的再布線金屬層工藝形成再布線金屬層41，在再布線金屬層41的最外層設(shè)有若干個輸入/輸出端411，如圖4J所示，絕緣薄膜層II 52覆蓋再布線金屬層41，并露出再布線金屬層41的輸入/輸出端411 ；
步驟十一，參見圖4L，在再布線金屬層41的輸入/輸出端411處形成連接件6，連接件6可以是焊球凸塊、焊塊或其它金屬連接件；
步驟十二，參見圖4M，將硅基加強(qiáng)板7的下表面減薄至合理厚度h，將上述通過圓片級工藝完成的芯片嵌入式封裝結(jié)構(gòu)沿切割線8進(jìn)行切割，形成復(fù)數(shù)顆獨(dú)立的封裝體，如圖4N所示。
[0023]在上述步驟五中的薄膜包封體3中加入具有抗翹曲、防靜電、加強(qiáng)粒子等功能的添加劑，加強(qiáng)薄膜包封體3的固有性能，在某些產(chǎn)品的封裝結(jié)構(gòu)中可以使步驟十二中的硅基加強(qiáng)板7完全去除，以使整個封裝結(jié)構(gòu)的厚度進(jìn)一步減薄，再將上述通過圓片級工藝完成的芯片嵌入式封裝結(jié)構(gòu)沿切割線8進(jìn)行切割，形成復(fù)數(shù)顆獨(dú)立的封裝體，如圖40所示。
[0024]在上述步驟六中，所取娃基加強(qiáng)板7的一表面制作有結(jié)合結(jié)構(gòu)，該結(jié)合結(jié)構(gòu)一般是事先通過干法或濕法刻蝕成形，也可以通過物理方法簡單成形，例如使用成形刀具施加外力在娃基加強(qiáng)板7的表面成形。娃基加強(qiáng)板7與薄膜包封體3的另一表面鍵合時，有結(jié)合結(jié)構(gòu)的硅基加強(qiáng)板7的那面朝向薄膜包封體3，以提高封裝產(chǎn)品的可靠性。
[0025]實(shí)施例二，參見圖5A和圖5B
芯片單體的個數(shù)可以不止一個，采用芯片封裝系統(tǒng)協(xié)同設(shè)計，可以實(shí)現(xiàn)更多不同功能的芯片封裝。
[0026]圖5A是本發(fā)明一種帶有加強(qiáng)結(jié)構(gòu)的芯片嵌入式封裝結(jié)構(gòu)的實(shí)施例二的剖面示意圖，本發(fā)明的芯片嵌入式封裝結(jié)構(gòu)包括兩個背面嵌入薄膜包封體3的芯片單體10和芯片單體20，其上表面一般是齊平排列。薄膜包封體3的材質(zhì)包括但不限于環(huán)氧塑封料，其一般以高性能酚醛樹脂為固化劑，加入硅微粉等為填料，以及添加多種助劑混配而成，其在高溫175?185°C下先處于熔融狀態(tài)，緊密包裹芯片單體10的前后左右四個面及背面，冷卻后會逐漸硬化，最終成型，使芯片單體10和芯片單體20的前后左右四個面及背面均得到物理和電氣保護(hù)，防止外界干擾，以提高其可靠性。
[0027]芯片單體10的芯片本體11的上表面設(shè)有芯片電極13及其相應(yīng)電路布局，芯片表面鈍化層15覆蓋芯片本體11的上表面并開設(shè)有芯片表面鈍化層開口 151，芯片電極13的上表面露出芯片表面鈍化層開口 151。芯片單體20的芯片本體21的上表面設(shè)有芯片電極23及其相應(yīng)電路布局，芯片表面