容作為所述第一電容的一部分，可節(jié)約半導體結構的面積，降低成本。
[0033]進一步，在本發(fā)明實施例電容連接電路的半導體結構中，第一電容的第一極板、第一電容的第二極板、第二電容的第一極板、第二電容的第二極板、第五電容的第一極板或第四電容的第一極板采用兩層或兩層以上金屬結構，可提高單位面積的電容密度，節(jié)約所述電容連接電路半導體結構的面積，降低成本。
【附圖說明】
[0034]圖1是現(xiàn)有技術中C-2C型數(shù)模轉換器的電路示意圖；
[0035]圖2是現(xiàn)有技術中電容連接電路的半導體結構示意圖；
[0036]圖3是本發(fā)明實施例電容連接電路的電路圖；
[0037]圖4是本發(fā)明電容連接電路半導體結構一實施例的示意圖；
[0038]圖5是本發(fā)明電容連接電路半導體結構另一實施例的示意圖；
[0039]圖6是本發(fā)明電容連接電路半導體結構另一實施例的示意圖；
[0040]圖7是本發(fā)明電容連接電路半導體結構另一實施例的示意圖；
[0041]圖8是本發(fā)明實施例數(shù)模轉換器的電路示意圖；
[0042]圖9是現(xiàn)有技術中C-2C型數(shù)模轉換器的積分非線性和微分非線性示意圖；
[0043]圖10是本發(fā)明實施例數(shù)模轉換器的積分非線性和微分非線性示意圖。
【具體實施方式】
[0044]如【背景技術】部分所述，現(xiàn)有技術面臨著使用現(xiàn)有技術的電容連接電路的數(shù)模轉換器精度不高的問題。
[0045]本申請發(fā)明人對現(xiàn)有技術的電容連接電路進行了研究。在現(xiàn)有技術中，電容型數(shù)模轉換器是數(shù)模轉換器的常用類型，其中C-2C型數(shù)模轉換器以其低功耗、高集成度和高速等優(yōu)點，具有較大的應用潛能。因此，為了說明下極板寄生效應對所述電容連接電路造成的影響，僅以C-2C型數(shù)模轉換器為例進行介紹。
[0046]繼續(xù)參見圖1，C_2C型數(shù)模轉換器中包含的電容連接電路100 —般采用Μ頂電容，N位C-2C型數(shù)模轉換器電路包括N個級聯(lián)的電容連接電路100，且所述數(shù)模轉換器每一位對應的電容C20的大小是電容C10的二倍。由電容的串并聯(lián)效應可知，每個電容連接電路100中電容C10的下極板寄生電容對數(shù)模轉換器的輸出電壓影響較小，幾乎不影響數(shù)模轉換器的精度；而電容C20的下極板寄生電容對數(shù)模轉換器的輸出電壓影響顯著，會降低數(shù)模轉換器的精度。因此，數(shù)模轉換器對Μ頂電容的下極板寄生電容敏感，隨著數(shù)模轉換器的分辨率提高，C-2C型數(shù)模轉換器的精度顯著降低，一般當分辨率大于6位時效果尤為明顯。基于上述研究結果，本發(fā)明提供一種電容連接電路，如圖3所示，所述電容連接電路200包括:第一電容C1、第二電容C2、第三電容C3、第四電容C4和第五電容C5。所述第一電容C1的第二極板連接所述第二電容C2的第一極板和第三電容C3的第一極板；所述第四電容C4的第一極板連接所述第五電容C5的第一極板、第二電容C2的第二極板和第三電容C3的第二極板；所述第四電容C4的第二極板和第五電容C5的第二極板均接地。其中，所述第二電容C2的第一極板為所述電容連接電路200的第一連接端Ρ1，所述第一電容C1的第一極板為所述電容連接電路200的第二連接端Ρ2，所述第二電容C2的第二極板為所述電容連接電路200的第三連接端Ρ3，所述第三電容C3的第二極板為所述電容連接電路200的第四連接端Ρ4。
[0047]所述各個電容的第一極板可對應該電容的上極板，各個電容的第二極板可對應該電容的下極板。因此，所述第三電容C3為所述第一電容C1的下極板寄生電容，所述第四電容C4為所述第二電容C2的下極板寄生電容，而所述第五電容C5為所述第三電容C3的下極板寄生電容。
[0048]由于本實施例中將所述第二電容C2與所述第三電容C3并聯(lián)代替現(xiàn)有技術中的電容C10。且【背景技術】中對數(shù)模轉換器的精度影響較大的所述的電容C20的下極板寄生電容C40被消除，在本實施例中，所述第一電容C1的下極板寄生電容被轉移到對數(shù)模轉換器精度不敏感的所述第二電容C2的下極板，可有效降低下極板寄生電容對數(shù)模轉換器的影響，提高數(shù)模轉換器精度。
[0049]如圖4所示，本實施例提供一種電容連接電路200的半導體結構，包括:
[0050]所述第五電容C5的第二極板和所述第四電容C4的第二極板為半導體襯底11，所述半導體襯底11上形成有第一金屬結構21，所述第一金屬結構21為所述第四電容C4的第一極板和所述第二電容C2的第二極板，所述第一金屬結構21和半導體襯底11之間形成有第一絕緣結構31。
[0051]所述半導體襯底11上還形成有第二金屬結構22，所述第二金屬結構22為所述第五電容C5的第一極板和第三電容C3的第二極板，所述第二金屬結構22和半導體襯底11之間形成有第二絕緣結構32。
[0052]所述第二金屬結構22上形成有第三金屬結構23，所述第三金屬結構23為所述第三電容C3的第一極板和所述第一電容C1的第二極板，所述第三金屬結構23和所述第二金屬結構22之間形成有第三絕緣結構33。
[0053]所述第一金屬結構21上形成有第四金屬結構24，所述第四金屬結構24為所述第二電容C2的第一極板，所述第四金屬結構24和所述第一金屬結構21之間形成有第四絕緣結構34。
[0054]所述第三金屬結構23上形成有第五金屬結構25，所述第五金屬結構25為所述第一電容Cl的第一極板，所述第五金屬結構25和所述第三金屬結構23之間形成有第五絕緣結構35。
[0055]在具體實施中，所述第一金屬結構21可以通過第一導電結構41連接所述第二金屬結構22，或者所述第一金屬結構21和所述第二金屬結構22由同一金屬層實現(xiàn)。
[0056]在具體實施中，所述第三金屬結構23可以通過第二導電結構42連接所述第四金屬結構24，或者所述第三金屬結構23和第四金屬結構24由同一金屬層實現(xiàn)。
[0057]在具體實施中，所述電容連接電路200的半導體結構制造工藝可采用現(xiàn)有標準的CMOS加工工藝，本領域技術人員可以根據上述實施例提供的結構而選擇現(xiàn)有加工工藝制造上述電容連接電路200，具體制造方法此處不再贅述。
[0058]在本實施例中，可采用背景部分所述的電容C10為依據制造所述第二電容C2，由于所述第二電容C2的第一極板連接所述第三電容C3的第一極板，所述第二電容C2的第二極板連接所述第三電容C3的第二極板，因此，所述第二電容C2與所述第三電容C3并聯(lián)；相比電容C10，所述第二電容C2的第一極板和第二極板可設置更短的長度，可節(jié)約半導體結構的面積，降低成本。
[0059]如圖5所示，本實施例電容連接電路200的半導體結構還可以包括:
[0060]所述半導體襯底11上還形成有第三導電結構43和第六金屬結構26，所述第三導電結構43連接所述第一金屬結構21和第六金屬結構26，所述第六金屬結構26位于第四絕緣結構34中；所述第六金屬結構26還可以位于所述第一絕緣結構31 (圖未示)。
[0061]所述半導體襯底11上還形成有第四導電結構44和第七金屬結構27，所述第四導電結構44連接所述第四金屬結構24和第七金屬結構27，所述第七金屬結構27位于所述第四絕緣結構34中。
[0062]所述半導體襯底11上還形成有第五導電結構45和第八金屬結構28，所述第五導電結構45連接所述第五金屬結構25和第八金屬結構28，所述第八金屬結構28位于所述第五絕緣結