具有低閾值電壓的晶體管結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要是關(guān)于半導(dǎo)體領(lǐng)域的晶體管，更確切地說，旨在提供了一種相對于現(xiàn)有應(yīng)用于高壓工藝的晶體管結(jié)構(gòu)而呈現(xiàn)為完全新型的低閾值電壓晶體管結(jié)構(gòu)，主張在傳統(tǒng)晶體管的溝道長度為柵極多晶硅的寬度的基礎(chǔ)上，通過改變本體區(qū)或阱區(qū)的尺寸，使其與柵極多晶硅只有一部分交疊，從而降低高壓工藝中晶體管的低閾值電壓。
【背景技術(shù)】
[0002]在某些高壓工藝中，需要在硅片襯底加高壓，因此所有非高壓器件都必須在N型深阱中，以免受到襯底高壓的影響。這樣將導(dǎo)致這類高壓工藝中缺失具有低閾值電壓的原生晶體管(Native Transistor)。在不增加額外光罩的前提下，也即兼容現(xiàn)有工藝和不造成額外的成本負擔(dān)，如何來提供了一種相對于現(xiàn)有的晶體管結(jié)構(gòu)呈現(xiàn)為完全新型的晶體管結(jié)構(gòu)，從而足以降低該類高壓工藝中晶體管的低閾值電壓是一個很大的挑戰(zhàn)。在通常情況下原生晶體管的閾值電壓很低，某些情況下實質(zhì)上接近0V并在零伏的基礎(chǔ)而略微浮動，原生晶體管一般是在晶圓上的P導(dǎo)電類型的外延層直接作為原生晶體管的P型襯底，而普通N溝道類型的M0S晶體管的P型襯底為它的P型阱區(qū)，由于P型外延層的摻雜濃度由于制備工藝的緣故通常會很低，所以導(dǎo)致原生晶體管的閾值電壓也相對很低，這種晶體管常用于低壓的邏輯存儲器及傳輸晶體管和下提拉管等。
[0003]—旦高壓工藝要求在硅片的襯底上施加相對較高的電壓，為了避免非高壓器件受到襯底上所施加的高壓的負面影響，非高壓器件在位置上務(wù)必限定在N型的深阱區(qū)中，這樣將導(dǎo)致這類高壓工藝中缺失具有低閾值電壓的原生晶體管。為了在不增加額外光罩的前提下，本發(fā)明基于提供了一種新型晶體管結(jié)構(gòu)以降低該類高壓工藝中晶體管的低閾值電壓，主張在傳統(tǒng)晶體管的溝道長度為柵極多晶硅的寬度的基礎(chǔ)上，通過改變P阱區(qū)的尺寸，使其與柵極多晶硅只有一部分交疊，定義該器件的溝道長度為該交疊部分的尺寸，有效地縮小了溝道長度。在短溝道效應(yīng)及穿通效應(yīng)的作用下降低器件的閾值電壓。本申請下文的內(nèi)容即將詳細介紹該等內(nèi)容以克服現(xiàn)有技術(shù)存在的不足。

【發(fā)明內(nèi)容】

[0004]在本發(fā)明的一個實施例中，提供了一種晶體管結(jié)構(gòu)，包括第一導(dǎo)電類型的半導(dǎo)體層和位于該半導(dǎo)體層之上的第二導(dǎo)電類型的第一阱區(qū)，一個第一導(dǎo)電類型的第二阱區(qū)摻雜在第一阱區(qū)頂部的局部區(qū)域，并在第一阱區(qū)的頂部還摻雜有與第二阱區(qū)間隔開的第二導(dǎo)電類型的第一摻雜區(qū)，和在第二阱區(qū)的頂部摻雜有第二導(dǎo)電類型的第二摻雜區(qū)，及在第一、第二阱區(qū)各自位于第一、第二摻雜區(qū)之間的區(qū)域之上設(shè)置有一個柵極結(jié)構(gòu)。
[0005]上述的晶體管結(jié)構(gòu)，所述第一導(dǎo)電類型為P型以及所述第二導(dǎo)電類型為N型。
[0006]上述的晶體管結(jié)構(gòu)，所述的第一摻雜區(qū)是晶體管的源極區(qū)，以及所述的第二摻雜區(qū)是晶體管的漏極區(qū)。
[0007]上述的晶體管結(jié)構(gòu)，所述第二阱區(qū)的摻雜深度大于所述第一、第二摻雜區(qū)的摻雜深度。
[0008]上述的晶體管結(jié)構(gòu)，在第一阱區(qū)的頂部形成有用于限定晶體管有源區(qū)的環(huán)形隔離溝槽，且隔離溝槽內(nèi)部填充有絕緣材料，使第二阱區(qū)的摻雜輪廓從第一阱區(qū)中位于柵極結(jié)構(gòu)下方的區(qū)域一直橫向延伸到第一阱區(qū)中位于隔離溝槽下方的區(qū)域。
[0009]上述的晶體管結(jié)構(gòu)，第二阱區(qū)的位于第一、第二摻雜區(qū)之間的區(qū)域與柵極結(jié)構(gòu)構(gòu)成交疊的部分的寬度定義為晶體管的溝道長度。
[0010]上述的晶體管結(jié)構(gòu)，當(dāng)在柵極結(jié)構(gòu)上施加電壓至晶體管導(dǎo)通時，在流經(jīng)第一、第二摻雜區(qū)和溝道區(qū)的電流恒定的條件下，藉由調(diào)整溝道長度的方式，使溝道長度值越小晶體管的閾值電壓越小。
[0011]上述的晶體管結(jié)構(gòu)，溝道長度為0.55 μm時閾值電壓為1.0V，溝道長度為0.4 μπι時閾值電壓為0.96V，溝道長度為0.25 μπι時閾值電壓為0.77V和溝道長度為0.1 μπι時的閾值電壓是0.45V。
【附圖說明】
[0012]閱讀以下詳細說明并參照以下附圖之后，本發(fā)明的特征和優(yōu)勢將顯而易見:
[0013]圖1是高壓工藝中Ν型晶體管的基本架構(gòu)。
[0014]圖2是應(yīng)用于高壓工藝中一種低閾值電壓晶體管結(jié)構(gòu)截面圖。
[0015]圖3是應(yīng)用于高壓工藝中一種低閾值電壓晶體管結(jié)構(gòu)立體圖。
[0016]圖4是調(diào)節(jié)溝道長度而實現(xiàn)不同低閾值電壓值的晶體管特性。
【具體實施方式】
[0017]下面將結(jié)合各實施例，對本發(fā)明的技術(shù)方案進行清楚完整的闡述，但所描述的實施例僅是本發(fā)明用作敘述說明所用的實施例而非全部的實施例，基于該等實施例，本領(lǐng)域的技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的方案都屬于本發(fā)明的保護范圍。
[0018]參見圖1，晶圓的硅襯底包括外延層101和深阱區(qū)102及阱區(qū)103。為了迎合高壓器件的電壓配置要求，一個Ρ型的外延層101之上摻雜形成有Ν型的深阱區(qū)102，而且在Ν型的深阱區(qū)102中摻雜形成有Ρ型的阱區(qū)103。NM0S晶體管結(jié)構(gòu)中摻雜形成的源極121和漏極123全部在Ρ型阱區(qū)103中，而一個柵極結(jié)構(gòu)包括了柵極氧化層131外還包括疊加于該柵極氧化層131之上的多晶硅柵極132。該柵極結(jié)構(gòu)設(shè)置在Ρ型的阱區(qū)103的上方，具體而言，柵極結(jié)構(gòu)是疊加在阱區(qū)103的位于源極121和漏極123之間的區(qū)域之上以便當(dāng)有電壓施加在柵極結(jié)構(gòu)上時候，能夠在源極121和漏極123之間建立適當(dāng)?shù)碾娏魍ǖ?。溝道長度L1為多晶硅柵極從源極121到漏極123的寬度。這種晶體管結(jié)構(gòu)的配置有些缺陷，在某些高壓工藝中，一旦需要在硅片襯底加高壓，因此所有非高壓器件都必須在Ν型的深阱區(qū)102中，以免受到襯底高壓的影響，這樣將導(dǎo)致這類高壓工藝中缺失具有低閾值電壓的天然晶體管。本申請下文的內(nèi)容即將詳細介紹該等內(nèi)容以克服現(xiàn)有技術(shù)存在的不足，例如圖2的新型晶體管結(jié)構(gòu)。
[0019]參見圖2的截面圖和參見圖3的立體示意圖所示，本發(fā)明提供了具有低閾值電壓的一種新型晶體管結(jié)構(gòu)，包括第一導(dǎo)電類型(例如Ρ導(dǎo)電類型)的半導(dǎo)體層201和位于該半導(dǎo)體層201之上的第二導(dǎo)電類型(例如Ν導(dǎo)電類型)的第一阱區(qū)202，第一阱區(qū)202可以等效于一個深阱區(qū)，半導(dǎo)體層201可以是P型的外延層也可以是帶有P型外延層的P型襯底。圖2與圖1截然不同的是，在圖1中源極121和漏極123全部在P型阱區(qū)103中，但是在圖2中，一個第一導(dǎo)電類型(例如P導(dǎo)電類型)的第二阱區(qū)203摻雜在第一阱區(qū)202頂部的局部區(qū)域，換言之，第一阱區(qū)202頂部的另一些沒有植入第二阱區(qū)203的其他局部區(qū)域被保留而導(dǎo)電類型沒有反型。在第一阱區(qū)202頂部的另一些沒有植入第二阱區(qū)203的位置形成有第一摻雜區(qū)(例如源極區(qū))221，而且在第一阱區(qū)202的頂部摻雜所形成的第一摻雜區(qū)221與第二阱區(qū)203間隔開沒有直接接觸，第一摻雜區(qū)221為第二導(dǎo)電類型(例如N導(dǎo)電類型)的重摻雜區(qū)域，其摻雜濃度比第一阱區(qū)202的摻雜濃度要大。參見圖2和圖3，在第二阱區(qū)203的頂部摻雜有第二導(dǎo)電類型(如N導(dǎo)電類型)的第二摻雜區(qū)223，第