用以改進用于MEMS應用的PbZrTiO3及Pt膜的結晶度的方法
【專利說明】用以改進用于MEMS應用的PbZ r T i 03及Pt膜的結晶度的方法
[0001]相關串請案的交叉參考
[0002]本申請案依據(jù)U.S.C.§ 119(e)主張2014年6月30日提出申請的美國臨時申請案第62/018，776號(德州(Texas)儀器代理人檔案號T1-74772PS)的優(yōu)先權權益，所述美國臨時申請案借此以其全文引用方式并入。
技術領域
[0003]本發(fā)明涉及具有壓電組件的微電子裝置領域。更具體來說，本發(fā)明涉及具有壓電組件的微電子裝置中的薄膜。
【背景技術】
[0004]一些微電子裝置含有具有鋯鈦酸鉛(PZT)壓電層及鉑接觸層的壓電組件。期望在其上形成有PZT層的鉑接觸層中具有高結晶度。高結晶度將產(chǎn)生小于3度的X射線搖擺曲線半峰全寬(FWHM)值。形成鉑接觸層以具有所要高結晶度已為有問題的，且大于5度的X射線搖擺曲線FWHM值為常見的，進而導致PZT層中的焦綠石相區(qū)域且因此小于壓電組件中的所要性能。

【發(fā)明內容】

[0005]下文呈現(xiàn)簡化
【發(fā)明內容】
，以便提供對本發(fā)明的一或多個方面的基本理解。此
【發(fā)明內容】
并非本發(fā)明的擴展性概述，且既不打算識別本發(fā)明的關鍵或緊要元件，也不打算劃定其范圍。相反，本
【發(fā)明內容】
的主要目的為以簡化形式呈現(xiàn)本發(fā)明的一些概念作為稍后所呈現(xiàn)的更詳細說明的前言。
[0006]通過以下操作形成含有壓電組件的微電子裝置:提供襯底；通過經(jīng)離子化金屬等離子αΜΡ)工藝在所述襯底上形成鈦粘附層。將所述粘附層氧化使得在所述粘附層的頂部表面處，所述鈦中的至少一部分被轉化為實質上化學計量二氧化鈦(Ti02)層。在所述粘附層的所述二氧化鈦上形成鉑層；所述鉑層具有小于3度的X射線搖擺曲線FWHM值。在所述鉑層上形成壓電材料層。
【附圖說明】
[0007]圖1A到圖1D為在實例性制作方法的連續(xù)階段中繪示的含有壓電組件的實例性微電子裝置的橫截面。
[0008]圖2是如參考圖1A到圖1C所描述而形成的鉑層的X射線搖擺曲線的圖表。
【具體實施方式】
[0009]參考附圖描述本發(fā)明。所述圖未按比例繪制且僅提供其以圖解說明本發(fā)明。下文參考用于圖解說明的實例應用來描述本發(fā)明的幾個方面。應理解，陳述眾多特定細節(jié)、關系及方法以提供對本發(fā)明的理解。然而，相關領域的技術人員將容易地認識到，可在不使用所述特定細節(jié)中的一或多者或者使用其它方法的情況下實踐本發(fā)明。在其它例子中，未詳細展示眾所周知的結構或操作以避免使本發(fā)明模糊。本發(fā)明不限于動作或事件的所圖解說明次序，因為一些動作可以不同次序發(fā)生及/或與其它動作或事件同時發(fā)生。此外，并非需要所有所圖解說明動作或事件來實施根據(jù)本發(fā)明的方法。
[0010]圖1A到圖1D為在實例性制作方法的連續(xù)階段中繪示的含有壓電組件的實例性微電子裝置的橫截面。參考圖1A，微電子裝置100形成于襯底102上，所述襯底可為半導體晶片(例如硅晶片)、絕緣材料(例如玻璃、藍寶石、塑料、陶瓷或其它材料)。襯底102包含可為固體基底或可為梁或懸臂的壓電基底104。襯底102可包含安置于結構基底104上的介電層106。介電層106可包含一或多個基于二氧化硅的材料層，例如使用正硅酸乙酯(TE0S)通過等離子增強化學氣相沉積(PECVD)工藝形成的二氧化硅、硼磷硅玻璃及/或有機硅玻璃(0SG)及/或其它介電材料(例如氮化硅或氧化鋁)。
[0011]使用頂P工藝在襯底102上在介電層106 (如果存在)上形成鈦粘附層122。在實例性頂P工藝中，將襯底102放置于頂P室108中。將襯底102安置于維持在約200°C的操作溫度下的卡盤110上。頂P室108包含襯底102上方的等離子112的區(qū)域及安置于等離子區(qū)域112上方的鈦靶材114。頂P室108進一步包含安置于鈦靶材114上方且電耦合到所述鈦靶材的頂部電極116。在本實例中，將聚焦磁體118安置于頂部電極116上方。將射頻(RF)線圈120安置于等離子區(qū)域112周圍。在本實例中，將針對其中襯底102為200毫米直徑襯底的情形敘述工藝參數(shù)。舉例來說，使在圖1A中指定為Ar的氬氣在50標準立方厘米/分(seem)到70sccm下流動到頂P室108中。將頂P室108中的壓力維持在15毫托到25毫托。在2500瓦到3000瓦下將RF功率(其為約每平方厘米襯底區(qū)8.0瓦(watts/cm2)到9.5watts/cm2)施加到RF線圈120，以在等離子區(qū)域112中形成氬氣的等離子，從而產(chǎn)生氬離子。在1500瓦到1750瓦下將在圖1A中指定為DC POWER的直流電(DC)功率(其為約4.8watts/cm2到5.6watts/cm2)施加到頂部電極116以將氬離子從等離子區(qū)域112吸引到鈦靶材114，此濺鍍來自鈦靶材114的鈦原子。磁體118使氬離子聚焦以增加產(chǎn)生經(jīng)濺鍍鈦原子的速率。在等離子區(qū)域112中將經(jīng)濺鍍鈦原子離子化。在150瓦到250瓦下將在圖1A中指定為AC BIAS的交流電(AC)偏置功率(其為約0.48watts/cm2到0.64watts/cm2)施加到卡盤110，以在等離子區(qū)域112中的等離子與襯底102之間提供電壓偏置，以便將經(jīng)離子化鈦原子吸引到襯底102以在襯底102上在介電層106上(如果存在)形成鈦粘附層122。由AC功率提供的電壓偏置可有利地改進鈦粘附層122的均勻性及密度。粘附層122為至少10納米厚，且可為(舉例來說)15納米到30納米厚。用于形成粘附層122的其它頂P工藝是在本實例的范圍內。在本實例的一個版本中，可省略磁體118。
[0012]參考圖1B，在粘附層122的頂部表面處形成至少10納米厚的二氧化鈦層132。在用于形成二氧化鈦層132的實例性工藝中，將微電子裝置100放置于快速熱處理器(RTP)室124中?？赏ㄟ^引腳126在底部表面處支撐襯底102以便將微電子裝置100熱隔離。使在圖1B中指定為02的氧化氣體(例如氧)流動到RTP室124中。舉例來說，通過輻射加熱元件128在襯底102下方將微電子裝置100加熱到650°C到750°C的溫度，所述輻射加熱元件給襯底102提供輻射能量130?？蓪⒁r底102加熱到約650°C到約750°C (舉例來說)歷時45秒到90秒的氧化時間。氧化氣體與粘附層122中的鈦反應以形成二氧化鈦層132。二氧化鈦層132可為(舉例來說)20納米到40納米厚。二氧化鈦層132由于參考圖1A所描述的鈦MP工藝提供的均勻性及密度而為實質上化學計量的。二氧化鈦層132可由于鈦MP工藝所提供的均勻性及密度而進一步具有較少不均勻性缺陷。在形成二氧化鈦層132之后在二氧化鈦層132下方可存在殘余鈦層134。形成二氧化鈦層132的其它方法(例如爐氧化工藝)是在本實例的范圍內。
[0013]參考圖1C，形成具有111晶體定向的鉑層146。在用于形成鉑層146的實例性工藝中，將微電子裝置100放置于濺鍍室136中。將襯底102安置于維持在約400°C的操作溫度下的卡盤138上。濺鍍室136包含襯底102上方的等離子140的區(qū)域及安置于等離子區(qū)域140上方的鉑靶材142。濺鍍室136進一步包含安置于鉑靶材142上方且電耦合到所述鉑靶材的頂部電極144。使在圖1C中指定為Ar的氬氣流動到濺鍍室136中。將在圖1C中指定為DC POWER的DC功率施加到頂部電極144以在等離子區(qū)域140中形成氬氣的等離子，從而產(chǎn)生氬離子。所述氬離子將鉑原子從鉑靶材142濺鍍到二氧化鈦層132上以形成具有111晶體定向的鉑層146。鉑層146可為(舉例來說)