利用濕式晶片背面接觸進(jìn)行銅鍍硅穿孔的方法
【技術(shù)領(lǐng)域】
[0001] 本公開內(nèi)容的實施方式大體涉及在基板上沉積材料的方法，且更具體地，涉及填 充具有高深寬比的特征結(jié)構(gòu)的方法。
【背景技術(shù)】
[0002] 多級（multilevel)45nm節(jié)點金屬化是用于下一代超大規(guī)模集成（verylarge scaleintegration,VLSI)的關(guān)鍵技術(shù)之一。此技術(shù)的核心所在的多級互連具有高深寬比 特征結(jié)構(gòu)，包括觸點、過孔、線及其他孔?？煽啃纬蛇@些特征結(jié)構(gòu)對于VLSI的成功和對個別 基板所作出的增加質(zhì)量和電路密度的持續(xù)努力非常重要。因此，正在作出諸多努力以形成 具有20:1 (高度：寬度）或更大的高深寬比的無空隙特征結(jié)構(gòu)。
[0003] 銅和鎢是用于填充VLSI特征結(jié)構(gòu)的選擇金屬，這些特征結(jié)構(gòu)諸如基板上的亞微 米高深寬比觸點（highaspectratiocontact,HARC)。通過將諸如銅或媽之類的導(dǎo)電互連 材料沉積到設(shè)置在兩個間隔開的導(dǎo)電層之間的絕緣材料的表面上的孔（例如，過孔）中形 成觸點。這種開口的高深寬比可抑制用于填充孔的導(dǎo)電互連材料的沉積。盡管銅和鎢是常 見的互連材料，但沉積這些材料的沉積工藝可能會遭受在接觸插頭（contactplug)內(nèi)形成 空隙或接縫（seam)的問題。
[0004]因此，需要一種用導(dǎo)電接觸材料填充特征結(jié)構(gòu)的方法，使得沉積接觸材料而無空 隙、接縫和其他缺陷。

【發(fā)明內(nèi)容】

[0005] 本公開內(nèi)容的實施方式大體涉及在基板上沉積材料的方法，且更具體地，涉及填 充具有高深寬比的特征結(jié)構(gòu)的方法。在一個實施方式中，提供一種在基板上沉積材料的方 法。所述方法包括：提供具有孔的硅基板，所述孔在孔的底部處含有暴露的硅接觸表面；在 孔的底部處的暴露的硅接觸表面上沉積金屬種晶層；和通過使電流流經(jīng)基板的背側(cè)而將基 板暴露于電鍍工藝以在金屬種晶層上形成金屬層。在一些實施方式中，通過使電流流經(jīng)硅 基板的背側(cè)而將基板暴露于電鍍工藝以在金屬種晶層上形成金屬層的步驟包括將基板的 背側(cè)暴露于包含氫氟酸溶液的濕式接觸溶液和將種晶層暴露于含銅溶液。
[0006] 在另一實施方式中，提供一種在基板上沉積材料的方法。所述方法包括：提供硅基 板，所述硅基板具有場區(qū)域（fieldregion)、背側(cè)和從場區(qū)域朝向背側(cè)延伸的特征結(jié)構(gòu)，所 述特征結(jié)構(gòu)具有至少一個側(cè)壁和底表面；在場區(qū)域、至少一個側(cè)壁和底表面上方沉積共形 阻擋層（conformalbarrierlayer);從特征結(jié)構(gòu)的底表面移除共形阻擋層的一部分以暴 露硅基板；在特征結(jié)構(gòu)的底表面處暴露的硅上沉積金屬種晶層；和通過使電流流經(jīng)硅基板 的背側(cè)而將基板暴露于電鍍工藝以在金屬種晶層上形成金屬層。
【附圖說明】
[0007] 可通過參照實施方式（一些實施方式圖示于附圖中），來詳細(xì)理解本公開內(nèi)容的 上述特征以及上文簡要概述的有關(guān)本公開內(nèi)容更具體的描述。然而，應(yīng)注意，附圖僅圖示出 本公開內(nèi)容的典型實施方式，且因此這些附圖不應(yīng)被視為限制本公開內(nèi)容的范圍，因為本 公開內(nèi)容可允許其他同等有效的實施方式。
[0008] 圖1A至圖1F圖示根據(jù)本文所描述的實施方式的娃穿孔（throughsi1icon via，TSV)制造工藝的示意性截面圖；
[0009] 圖2圖示根據(jù)本文所描述的實施方式描繪沉積工藝的流程圖；
[0010] 圖3圖示可用于執(zhí)行本文所描述的沉積工藝的電鍍單元（platingcell)的示意 性截面圖；和
[0011] 圖4圖示可用于執(zhí)行本文所描述的沉積工藝的電鍍單元的另一示意性截面圖。
[0012] 為了便于理解，在可能的情況下，已使用相同的參考標(biāo)記來標(biāo)示各圖共有的相同 元件。預(yù)期一個實施方式的元件和/或工藝方塊可有益地并入其他實施方式中，而無需贅 述。
【具體實施方式】
[0013] 本公開內(nèi)容的實施方式大體涉及在基板上沉積材料的方法，且更具體地，涉及填 充高深寬比特征結(jié)構(gòu)的方法。本文所描述的實施方式在硅穿孔（TSV)應(yīng)用中尤其有利。本 文所描述方法的實施方式亦適用于標(biāo)準(zhǔn)基板上的鍍敷應(yīng)用。TSV應(yīng)用包括完全穿過硅基板 的電氣連接，諸如在3D封裝和3D集成電路中。TSV應(yīng)用通常包括設(shè)置于彼此上的多個集成 電路。舉例而言，3D集成電路可包括彼此垂直堆疊的多個硅基板。
[0014] 本文所描述的一些實施方式涉及TSV的銅鍍敷。傳統(tǒng)的鍍敷工藝不足以用于在高 深寬比（AR~20-50)TSV中鍍敷銅，因為剛沉積的銅材料缺乏共形性。為了部分改良銅鍍 敷共形性和促進(jìn)自下而上的鍍敷，通常將各種添加劑添加到銅鍍敷化學(xué)品中。然而，此類添 加劑的添加急劇減小了鍍敷速率。因此，希望用具有最少添加劑的簡單含銅化學(xué)品進(jìn)行鍍 敷，以便最大化銅鍍敷速率。
[0015] 在本文所描述的一些實施方式中，使用濕式晶片背側(cè)接觸的自下而上過孔鍍敷 的方法來實現(xiàn)高鍍敷速率下的共形銅沉積。在一些實施方式中，將金屬膜或銀膏（silver paste)施加至基板的背側(cè)以允許電流流經(jīng)基板。然而，使用銀膏或金屬膜增加了工藝復(fù)雜 性。
[0016] 可在分別耦接至集成處理工具（諸如群集工具）或是集成處理工具的一部分 的各個腔室中執(zhí)行本文所描述的方法和結(jié)構(gòu)。集成工具的實例包括CEN丁IJRΑ_:κ和 ENDURAK集成工具，兩者皆可購自美國California(加利福尼亞）州SantaClara(圣 克拉拉）市的AppliedMaterials,Inc.(應(yīng)用材料公司）。在一個實施方式中，群集工具可 具有處理腔室，這些處理腔室被配置成執(zhí)行眾多基板處理操作，諸如循環(huán)層沉積、化學(xué)氣相 沉積（CVD)、物理氣相沉積（PVD)、原子層沉積（ALD)、蝕刻、預(yù)清潔、脫氣、退火、定向和其他 基板處理。
[0017] 圖1A至圖1F圖示在基板100上執(zhí)行處理工序200 (圖2)的各個處理方塊時的特 征結(jié)構(gòu)102的示意性截面圖。在方塊210處，在基板100中形成特征結(jié)構(gòu)102,如圖1A所 示。圖1A圖示具有場區(qū)域105、背側(cè)106和形成到基板100的表面中的特征結(jié)構(gòu)102的基 板100的截面圖。特征結(jié)構(gòu)102具有至少一個側(cè)壁108和底表面110。特征結(jié)構(gòu)102可包括 孔，諸如接觸孔、過孔或溝槽。在所述孔是過孔的一些實施方式中，過孔具有高深寬比（例 如，AR~20-50)?；?00可包含半導(dǎo)體材料，諸如（例如）硅、鍺或硅鍺?？墒褂脗鹘y(tǒng)的 平板印刷術(shù)（lithography)和蝕刻技術(shù)在基板100中形成特征結(jié)構(gòu)102。在一些實施方式 中，可使用脈沖或時分復(fù)用（time-multiplexed)蝕刻工藝（諸如Bosch工藝）形成特征結(jié) 構(gòu) 102〇
[0018] 視情況，在方塊220處，在基板100的場區(qū)域105上形成薄氧化層114,如圖1B所 示。薄氧化層114可具有從約5〇〇A至約1000A的厚度。薄氧化層114可為含硅的氧 化物層（例如，Si02、SiO)?？赏ㄟ^將基板100暴露于清潔工藝在場區(qū)域105上形成氧化 層。在一些實施方式中，可選的清潔工藝可包括將基板100暴露于標(biāo)準(zhǔn)清潔-1(Standard Clean-1，"SC-1"）化學(xué)品（例如，通常在75攝氏度或80攝氏度下的ΝΗ40Η(氫氧化 銨）+H202 (過氧化氫）+H20 (水）的1:1:5溶液中經(jīng)歷10分鐘）?？蛇x的預(yù)清潔工藝可進(jìn)一 步包括暴露于含氫氟酸的溶液和標(biāo)準(zhǔn)清潔2 ( "SC-2"）化學(xué)品（例如，75攝氏度或80攝氏 度下的HC1+H202+H20的1:1:6溶液）的至少一者。在一些實施方式中，可使用沉積技術(shù)（諸 如化學(xué)氣相沉積（CVD))在場區(qū)域上形成薄氧化層114。
[0019] 在方塊230處，為了防止銅擴(kuò)散至基板100中，可在基板100的場區(qū)域105上方 和特征結(jié)構(gòu)102中形成共形阻擋層120,如圖1C所示。可使用適當(dāng)?shù)某练e工藝形成阻擋層 120,這些工藝包括原子層沉積（ALD)、化學(xué)氣相沉積（CVD)、物理氣相沉積（PVD)或上述工 藝的組合。在一個實施方式中，可通過群集工具的腔室形成阻擋層120。在一個實施方式 中，可將基板100放置到等離子體增強(qiáng)ALD(PE-ALD)、等離子體增強(qiáng)CVD(PE-CVD)或高密度 等離子體CVD(HDP-CVD)腔室中，諸如ULTIMAHDP-CVD?、CenturaiSprint?或EnduraiLB? 系統(tǒng)，以上系統(tǒng)皆可購自位于加利福尼