兩部分，穿透襯底102的第一部 分和穿透介電層104并進(jìn)入介電層204內(nèi)且一直到達(dá)金屬焊盤(pán)206的第二部分。與圖7和 圖9的實(shí)施例相類(lèi)似，根據(jù)運(yùn)些實(shí)施例，畑L134可W用于連接至使忍片110'和210'互連 的導(dǎo)電插塞122。此外，畑L134可W用作接合焊盤(pán)。
[0072] 圖18和19示出了根據(jù)可選實(shí)施例的堆疊忍片在形成的中間階段的截面圖。除了 在介電層128和148中形成包括金屬線140和144W及通孔142和146的雙鑲嵌結(jié)構(gòu)外， 運(yùn)些實(shí)施例與圖10至圖17中的實(shí)施例相類(lèi)似。雙鑲嵌結(jié)構(gòu)使RDL134和下面的導(dǎo)電插塞 122、124和125互連W提高封裝件310的信號(hào)路由能力。剩下的部件與圖17中的基本相同 并且因此在此不討論。
[0073] 圖20A至圖20D示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的金屬硬掩模（金屬焊盤(pán)）106 的各個(gè)頂視圖。圖20A示出了金屬焊盤(pán)106為圓形形狀，具有均為圓形的內(nèi)邊緣和外邊緣。 圖20B示出了金屬焊盤(pán)106的外邊緣具有圓形的形狀，而金屬焊盤(pán)106的內(nèi)邊緣具有矩形 (諸如方形）的形狀。圖20C示出了金屬焊盤(pán)106是環(huán)形形狀，具有均為圓形的內(nèi)邊緣和外 邊緣。圖20D示出了金屬焊盤(pán)106的外邊緣具有圓形的形狀，而金屬焊盤(pán)106的內(nèi)邊緣具 有矩形（諸如方形）的形狀。
[0074] 本發(fā)明的實(shí)施例有一些有利的特征。通過(guò)連續(xù)的導(dǎo)電插塞（例如圖7、9、17和19 中的導(dǎo)電插塞122)使封裝件中的兩個(gè)半導(dǎo)體忍片的有源電路彼此連接。運(yùn)些連續(xù)的導(dǎo)電 插塞幫助減小封裝件的尺寸（footage)。此外，與通過(guò)包括多個(gè)部分的導(dǎo)電插塞連接的傳統(tǒng) 的堆疊式半導(dǎo)體器件相比，連接在兩個(gè)半導(dǎo)體晶圓/管忍之間的連續(xù)的導(dǎo)電插塞幫助降低 功耗并且防止寄生干擾。薄化的襯底也可W導(dǎo)致導(dǎo)電插塞的長(zhǎng)度和間距的降低。
[00巧]根據(jù)本發(fā)明的一些實(shí)施例，一種集成電路結(jié)構(gòu)包括第一和第二半導(dǎo)體忍片。第一 半導(dǎo)體忍片包括第一襯底和位于第一襯底下面的多個(gè)第一介電層。第二半導(dǎo)體忍片包括第 二襯底和位于第二襯底上方的多個(gè)第二介電層，其中，多個(gè)第一介電層接合至多個(gè)第二介 電層。金屬焊盤(pán)位于多個(gè)第二介電層中。重分布線位于第一襯底上方。導(dǎo)電插塞位于重分 布線的下面并且電連接至重分布線。導(dǎo)電插塞包括從第一襯底的頂面延伸至第一襯底的底 面的第一部分和從第一襯底的底面延伸至金屬焊盤(pán)的第二部分。第二部分的底面接觸金屬 焊盤(pán)的頂面。第一部分和第二部分形成連續(xù)的區(qū)域。
[0076] 根據(jù)本發(fā)明的可選實(shí)施例，一種集成電路結(jié)構(gòu)包括第一半導(dǎo)體忍片和第二半導(dǎo)體 忍片。第一半導(dǎo)體忍片包括第一襯底、多個(gè)第一介電層和位于多個(gè)第一介電層中的一層中 的第一金屬焊盤(pán)。第二半導(dǎo)體忍片包括第二襯底和位于第二襯底上方的多個(gè)第二介電層。 多個(gè)第一介電層的底層結(jié)合至多個(gè)第二介電層的頂層。第二半導(dǎo)體忍片進(jìn)一步包括位于多 個(gè)第二介電層中的一層中的第二金屬焊盤(pán)。導(dǎo)電插塞將第一金屬焊盤(pán)電連接至第二金屬焊 盤(pán)。導(dǎo)電插塞包括從第一襯底的頂面延伸至第一金屬焊盤(pán)的頂面的第一部分和從第一金屬 焊盤(pán)的頂面延伸至第二金屬焊盤(pán)的頂面的第二部分。第二部分的邊緣與第一金屬焊盤(pán)的側(cè) 壁物理接觸。重分布線位于第一襯底的上方，其中重分布線電連接至導(dǎo)電插塞。
[0077] 根據(jù)本發(fā)明的又一些可選實(shí)施例，一種方法包括：將第一忍片接合至第二忍片，其 中，將第一忍片中的多個(gè)第一介電層接合至第二忍片中的多個(gè)第二介電層。在第一忍片的 第一襯底中形成第一開(kāi)口。穿過(guò)第一開(kāi)口蝕刻多個(gè)第一介電層和多個(gè)第二介電層W形成第 二開(kāi)口。多個(gè)第二介電層中的金屬焊盤(pán)暴露于第二開(kāi)口。填充導(dǎo)電材料W在第一開(kāi)口和第 二開(kāi)口中形成導(dǎo)電插塞。在第一襯底的上方形成介電層。形成重分布線。重分布線包括位 于介電層上方的一部分。通過(guò)介電層中的開(kāi)口將重分布線電連接至導(dǎo)電插塞。
[0078] 上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可W更好地理解本發(fā)明的方 面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可W容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí) 施與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人 員也應(yīng)該意識(shí)到，運(yùn)種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精 神和范圍的情況下，本文中他們可W做出多種變化、替換W及改變。
【主權(quán)項(xiàng)】
1. 一種集成電路結(jié)構(gòu)，包括： 第一半導(dǎo)體芯片，包括： 第一襯底； 多個(gè)第一介電層，位于所述第一襯底下面；和 第二半導(dǎo)體芯片，包括： 第二襯底； 多個(gè)第二介電層，位于所述第二襯底上方，其中，所述多個(gè)第一介電層的底層接合至所 述多個(gè)第二介電層的頂層；和 金屬焊盤(pán)，位于所述多個(gè)第二介電層中的一層中； 重分布線，位于所述第一襯底上方； 第一導(dǎo)電插塞，位于所述重分布線的下面并且電連接至所述重分布線，其中，所述第一 導(dǎo)電插塞包括： 第一部分，從所述第一襯底的頂面延伸至所述第一襯底的底面；和 第二部分，從所述第一襯底的底面延伸至所述金屬焊盤(pán)，其中，所述第二部分的底面接 觸所述金屬焊盤(pán)的頂面，并且所述第一部分和所述第二部分形成連接的區(qū)域。2. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第一導(dǎo)電插塞包括從所述第一襯 底的頂面延伸至所述第二半導(dǎo)體芯片內(nèi)的均質(zhì)材料，在所述均質(zhì)材料中沒(méi)有形成界面。3. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，進(jìn)一步包括引線接合件，位于所述重分布線 上方并且接合至所述重分布線。4. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，進(jìn)一步包括所述第一襯底上方的介電層，其 中，所述重分布線包括延伸至所述介電層內(nèi)以接觸所述第一導(dǎo)電插塞的通孔。5. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第一半導(dǎo)體芯片進(jìn)一步包括形成 環(huán)形件的額外的金屬焊盤(pán)，所述環(huán)形件中具有開(kāi)口，并且所述第一導(dǎo)電插塞的第二部分進(jìn) 一步包括： 第三部分，位于所述額外的金屬焊盤(pán)上方；以及 第四部分，穿透所述額外的金屬焊盤(pán)以延伸至所述第二半導(dǎo)體芯片的金屬焊盤(pán)。6. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，進(jìn)一步包括雙鑲嵌結(jié)構(gòu)，所述雙鑲嵌結(jié)構(gòu)包 括金屬線和所述金屬線下面的通孔，其中，所述雙鑲嵌結(jié)構(gòu)使所述重分布線與所述第一導(dǎo) 電插塞互連。7. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第一導(dǎo)電插塞的第二部分包括從 所述第一襯底的底面延伸至所述金屬焊盤(pán)的基本上直的邊緣。8. 根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述第一半導(dǎo)體芯片進(jìn)一步包括： 額外的金屬焊盤(pán)，位于所述多個(gè)第一介電層中；以及 第二導(dǎo)電插塞，從所述第一襯底的頂面延伸至所述額外的金屬焊盤(pán)，其中，所述第二導(dǎo) 電插塞停止在所述額外的金屬焊盤(pán)的頂面上，并且所述重分布線將所述第一導(dǎo)電插塞電連 接至所述第二導(dǎo)電插塞。9. 一種集成電路結(jié)構(gòu)，包括： 第一半導(dǎo)體芯片，包括： 第一襯底； 多個(gè)第一介電層；和 第一金屬焊盤(pán)，位于所述多個(gè)第一介電層中的一層中； 第二半導(dǎo)體芯片，包括： 第二襯底； 多個(gè)第二介電層，位于所述第二襯底上方，其中，所述多個(gè)第一介電層的底層接合至所 述多個(gè)第二介電層的頂層；和 第二金屬焊盤(pán)，位于所述多個(gè)第二介電層中的一層中； 第一導(dǎo)電插塞，將所述第一金屬焊盤(pán)電連接至所述第二金屬焊盤(pán)，其中，所述第一導(dǎo)電 插塞包括： 第一部分，從所述第一襯底的頂面延伸至所述第一金屬焊盤(pán)的頂面；和 第二部分，從所述第一金屬焊盤(pán)的頂面延伸至所述第二金屬焊盤(pán)的頂面，其中，所述第 二部分的邊緣與所述第一金屬焊盤(pán)的側(cè)壁物理接觸；以及 重分布線，位于所述第一襯底上方，其中，所述重分布線電連接至所述第一導(dǎo)電插塞。10. -種方法，包括： 第一芯片接合至第二芯片，其中，所述第一芯片中的多個(gè)第一介電層接合至所述第二 芯片中的多個(gè)第二介電層； 在所述第一芯片的第一襯底中形成第一開(kāi)口； 穿過(guò)所述第一開(kāi)口蝕刻所述多個(gè)第一介電層和所述多個(gè)第二介電層以形成第二開(kāi)口， 其中，所述多個(gè)第二介電層中的第一金屬焊盤(pán)暴露于所述第二開(kāi)口； 填充導(dǎo)電材料以在所述第一開(kāi)口和所述第二開(kāi)口中形成第一導(dǎo)電插塞；和 在所述第一襯底上方形成介電層；以及 形成重分布線，所述重分布線包括位于所述介電層上方的一部分，其中，所述重分布線 通過(guò)所述介電層中的開(kāi)口電連接至所述第一導(dǎo)電插塞。
【專(zhuān)利摘要】本發(fā)明提供了一種集成電路結(jié)構(gòu)，其包括第一和第二半導(dǎo)體芯片。第一半導(dǎo)體芯片包括第一襯底和位于第一襯底下面的多個(gè)第一介電層。第二半導(dǎo)體芯片包括第二襯底和位于第二襯底上方的多個(gè)第二介電層，其中多個(gè)第一介電層和多個(gè)第二介電層彼此接合。金屬焊盤(pán)位于多個(gè)第二介電層中。重分布線位于第一襯底的上方。導(dǎo)電插塞電連接至重分布線。導(dǎo)電插塞包括從第一襯底的頂面延伸至第一襯底的底面的第一部分和從第一襯底的底面延伸至金屬焊盤(pán)的第二部分。第二部分的底面接觸金屬焊盤(pán)的頂面。本發(fā)明涉及具有重分布線的堆疊集成電路。
【IPC分類(lèi)】H01L25/065, H01L21/768, H01L23/48
【公開(kāi)號(hào)】CN105321903
【申請(qǐng)?zhí)枴緾N201410844501
【發(fā)明人】何承穎, 林政賢, 許文義, 洪豐基, 楊敦年, 蔡映麟
【申請(qǐng)人】臺(tái)灣積體電路制造股份有限公司
【公開(kāi)日】2016年2月10日
【申請(qǐng)日】2014年12月30日
【公告號(hào)】DE102014111783A1, US20160020170