具有屏蔽柵的溝槽柵mosfet的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造方法，特別是涉及一種具有屏蔽柵的溝槽柵MOSFET的制造方法。
【背景技術(shù)】
[0002]如圖1所示，是現(xiàn)有具有屏蔽柵(Shield Gate Trench，SGT)的溝槽柵MOSFET的結(jié)構(gòu)示意圖；以N型器件為例，現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的單元結(jié)構(gòu)包括:
[0003]N型娃外延層102，形成于娃襯底101上。娃襯底101為重?fù)诫s并在背面形成有漏極112，硅外延層102為輕摻雜，用于形成漂移區(qū)。
[0004]在硅外延層102的表面形成有P阱108。
[0005]—溝槽103穿過P阱108進(jìn)入到硅外延層102中，溝槽103中填充有多晶硅柵107和多晶硅屏蔽柵105。多晶硅柵107和溝槽103的側(cè)面隔離有柵氧化層106a，多晶硅柵107和多晶硅屏蔽柵105之間隔離有氧化層即多晶硅間隔離氧化層(IPO) 106b，多晶硅屏蔽柵105和溝槽103的側(cè)面以及底部表面之間隔離有底部介質(zhì)層即溝槽介質(zhì)層(TCH Liner)，所述底部介質(zhì)層由依次疊加的第一氧化膜104a、第二氮化膜104b和第三氧化膜104c組成，呈氧化膜-氮化膜-氧化膜的0N0結(jié)構(gòu)。
[0006]源區(qū)109形成在Ρ阱108中。多晶硅柵107從側(cè)面覆蓋源區(qū)109和Ρ阱108，且被多晶硅柵107側(cè)面覆蓋的Ρ阱108的表面用于形成連接源區(qū)109和底部硅外延層102的溝道。
[0007]層間膜110將器件覆蓋，正面金屬層111通過接觸孔和源區(qū)109接觸引出源極，多晶硅柵107頂部也通過正面金屬層111引出柵極；背面金屬層112引出漏極。
[0008]如圖2Α至圖2F所示，是現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的制造方法各步驟中的器件溝槽柵結(jié)構(gòu)示意圖；現(xiàn)有方法包括步驟:
[0009]如圖2A所示，首先在硅外延層102中形成溝槽103，N型硅外延層102底部的硅襯底101請如圖1所示。
[0010]在溝槽103中依次形成第一氧化膜104a、第二氮化膜104b和第三氧化膜104c并疊加成0N0結(jié)構(gòu)的底部介質(zhì)層；對于底部介質(zhì)層的各層厚度可以為:第一氧化膜104a為90埃，第二氮化膜104b為200埃，第三氧化膜104c為1500埃，當(dāng)然根據(jù)實(shí)際需要厚度能有其它選擇。
[0011]之后填充多晶硅105。
[0012]如圖2A所示，對多晶硅105進(jìn)行回刻，由回刻后的多晶硅105組成多晶硅屏蔽柵105。
[0013]對所述多晶硅屏蔽柵105的頂部進(jìn)行氧化后形成多晶硅間隔離氧化層106b，多晶硅間隔離氧化層106b的氧化工藝采用純擴(kuò)散(DIFF)氧化，實(shí)現(xiàn)厚度的精確控制。所述底部介質(zhì)層采用0N0結(jié)構(gòu)主要是為了在形成多晶硅間隔離氧化層106b時(shí)對溝槽的側(cè)壁進(jìn)行保護(hù)，使得溝槽側(cè)壁的硅不被氧化，能實(shí)現(xiàn)溝槽以及多晶硅間隔離氧化層106b尺寸的精確控制。
[0014]如圖2B所示，接著進(jìn)行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側(cè)面的底部介質(zhì)層104的第三氧化膜104c。多晶娃間隔離氧化層106b也會有一定的厚度消耗。
[0015]如圖2C所示，接著進(jìn)行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側(cè)面的底部介質(zhì)層104的第二氮化膜104b。濕法腐蝕后的第二氮化膜104b的頂部會低于多晶硅間隔離氧化層106b的頂部從而呈凹陷的結(jié)構(gòu)。
[0016]如圖2D所示，接著進(jìn)行濕法腐蝕去除多晶硅屏蔽柵105頂部的溝槽103側(cè)面的底部介質(zhì)層104的第一氧化膜104a。濕法腐蝕后的第一氧化膜104a的頂部會低于多晶硅間隔離氧化層106b的頂部從而呈凹陷的結(jié)構(gòu)。
[0017]如圖2E所示，接著進(jìn)行熱氧化形成柵氧化層106a。在熱氧化過程中，凹陷結(jié)構(gòu)中第二氮化膜104b的頂部不易被氧化從而形成容易形成空洞結(jié)構(gòu)，如虛線框201所示。
[0018]如圖2F所示，最后進(jìn)行第二層多晶硅107，第二層多晶硅107，將溝槽103內(nèi)部完全填充。第二層多晶硅107回刻后形成多晶硅柵107。
[0019]由圖2E和圖2F所示，現(xiàn)有方法在形成柵氧化層106a后，在第二氮化膜104b的頂部會形成空洞結(jié)構(gòu)，該空洞結(jié)構(gòu)成為一個弱點(diǎn)(weak point)。如圖3所示，是現(xiàn)有方法形成的器件的電鏡照片；多晶硅屏蔽柵用標(biāo)記205示出，多晶硅柵用標(biāo)記107示出，空洞結(jié)構(gòu)如虛線框202所示。根據(jù)可靠性測試結(jié)果顯示，空洞處柵極和源極(GATE-Source)間漏點(diǎn)大，容易被擊穿，所以空洞結(jié)構(gòu)的存在會降低多晶硅間隔離氧化層106b的性能，從而會降低柵極到源極的耐壓Vgs、降低擊穿電壓以及增加漏電。

【發(fā)明內(nèi)容】

[0020]本發(fā)明所要解決的技術(shù)問題是提供一種具有屏蔽柵的溝槽柵MOSFET的制造方法，能消除多晶硅間隔離氧化層中的空洞結(jié)構(gòu)，提高多晶硅間隔離氧化層的性能，增加?xùn)艠O到源極的耐壓、提高擊穿電壓以及降低漏電。
[0021]為解決上述技術(shù)問題，本發(fā)明提供的具有屏蔽柵的溝槽柵MOSFET的制造方法包括如下步驟:
[0022]步驟一、提供半導(dǎo)體襯底，采用光刻刻蝕工藝在所述半導(dǎo)體襯底的柵極形成區(qū)域中形成溝槽。
[0023]步驟二、在所述溝槽底部表面和側(cè)壁表面形成底部介質(zhì)層，所述底部介質(zhì)層也延伸到所述溝槽外部的所述半導(dǎo)體襯底表面；所述底部介質(zhì)層由依次疊加的第一氧化膜、第二氮化膜和第三氧化膜組成。
[0024]步驟三、在所述底部介質(zhì)層表面形成第一層多晶硅，所述第一層多晶硅將所述溝槽完全填充。
[0025]步驟四、對所述第一層多晶硅進(jìn)行回刻，該回刻將所述溝槽外部的所述第一層多晶硅完全去除，將所述溝槽中頂部的所述第一層多晶硅去除，由保留于所述溝槽底部的所述第一層多晶硅組成多晶硅屏蔽柵。
[0026]步驟五、對所述多晶硅屏蔽柵上的頂部硅進(jìn)行熱氧化形成多晶硅間隔離氧化層。
[0027]步驟六、進(jìn)行第一次濕法腐蝕，所述第一次濕法腐蝕將所述多晶硅屏蔽柵頂部的所述溝槽側(cè)壁的所述第三氧化膜去除。
[0028]步驟七、進(jìn)行第二次濕法腐蝕，所述第二次濕法腐蝕將所述多晶硅屏蔽柵頂部的所述溝槽側(cè)壁的所述第二氮化膜去除。
[0029]步驟八、在所述多晶硅屏蔽柵頂部的所述溝槽側(cè)壁暴露出來的所述第一氧化膜的基礎(chǔ)上進(jìn)行熱氧化長厚形成的柵氧化層，所述柵氧化層利用氧化形成的厚度將所述第二氮化膜頂部的凹陷完全填滿。
[0030]步驟九、形成第二層多晶硅，所述第二層多晶硅將形成有所述柵介質(zhì)層和所述多晶硅間隔離氧化層的所述溝槽完全填充，由填充于所述溝槽頂部的所述第二層多晶硅組成多晶硅柵。
[0031]進(jìn)一步的改進(jìn)是，步驟一中所述半導(dǎo)體襯底為硅襯底，在所述硅襯底表面形成有硅外延層，所述溝槽形成于所述硅外延層中。
[0032]進(jìn)一步的改進(jìn)是，步驟一中所述硅襯底具有第一導(dǎo)電類型重?fù)诫s，所述硅襯底的背面用于形成漏極，所述硅外延層具有第一導(dǎo)電類型輕摻雜，所述硅外延層用于形成溝槽柵MOSFET的漂移區(qū)。
[0033]進(jìn)一步的改進(jìn)是，在所述硅外延層中形成有第二導(dǎo)電類型阱區(qū)，所述多晶硅柵穿過所述阱區(qū)，所述多晶硅柵從側(cè)面覆蓋所述阱區(qū)并用于在所述阱區(qū)側(cè)面形成溝道。
[0034]進(jìn)一步的改進(jìn)是，步驟九形成所述第二層多晶硅之后還包括對所述第二層多晶硅進(jìn)行回刻的步驟，該回刻后將所述溝槽外部的所述第二層多晶硅都去除，由保留于所述溝槽頂部的所述第二層多晶硅組成多晶硅柵。
[0035]進(jìn)一步的改進(jìn)是，所述第一氧化膜由氧化硅膜組成，所述第二氮化膜由氮化硅膜組成，所述第三氧化膜由氧化硅膜組成。
[0036]本發(fā)明的柵氧化層不再需要先全部去除溝槽頂部側(cè)壁的具有0N0結(jié)構(gòu)的底部介質(zhì)層的之后再進(jìn)行熱氧化形成，而是在保留底部介質(zhì)層的第一氧化膜的基礎(chǔ)上進(jìn)行熱氧化長厚形成，這樣能夠避免在底部介質(zhì)層全部厚度去除后會形成較寬的凹陷結(jié)構(gòu)從而使得第二氮化膜的頂部不易被氧化從而形成容易形成空洞結(jié)構(gòu)，所以本發(fā)明很容易在柵氧化層的熱氧化過程中將第二氮化膜頂部的凹陷完全填滿，從而能消除第二氮化膜頂部的空洞結(jié)構(gòu)，空洞結(jié)構(gòu)的消除能提高多晶硅間隔離氧化層的性能，增加?xùn)艠O到源極的耐壓、提高擊穿電壓以及降低漏電。
【附圖說明】
[0037]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0038]圖1是現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的結(jié)構(gòu)示意圖；
[0039]圖2A-圖2F是現(xiàn)有具有屏蔽柵的溝槽柵MOSFET的制造方法各步驟中的器件溝槽柵結(jié)構(gòu)示意圖；
[0040]圖3是現(xiàn)有方法形成的器件的電鏡照片；
[0041]圖4是本發(fā)明實(shí)施例方法流程圖；
[0042]圖5A-圖5E是本發(fā)明實(shí)施例方法各步驟中的器件溝槽柵結(jié)構(gòu)示意圖；
[0043]圖6是本發(fā)明實(shí)施例方法形成的器件的電鏡照片。
【具體實(shí)施方式】
[0044]如圖4所示，是本發(fā)明實(shí)施例方法流程圖；如圖5A至圖?所示，是本發(fā)