雜物注入p型襯底區(qū)214的頂部表面，以在襯底區(qū)214形成η型輕摻雜邏輯源極區(qū)240和漏極區(qū)242,且在襯底區(qū)214形成η型輕摻雜SRAM源極區(qū)244和漏極區(qū)246。該注入也將邏輯柵極234、SRAM柵極236和電阻器238的摻雜濃度增加相等量。進(jìn)一步地，注入限定位于源極區(qū)240和漏極區(qū)242間的襯底區(qū)214的溝道區(qū)248,和位于源極區(qū)244和漏極區(qū)246間的襯底區(qū)214的溝道區(qū)250〇
[0029]在輕摻雜源極和漏極240/244和242/246形成后，非傳導(dǎo)層以常規(guī)方式形成在邏輯柵極234、SRAM柵極236和電阻器238上。例如，非傳導(dǎo)層248能以氧化層實(shí)施。
[0030]如圖2F所示，在非傳導(dǎo)層形成后，各向異性刻蝕非傳導(dǎo)層直到邏輯柵極234、SRAM柵極236和電阻器238的頂部表面已經(jīng)被暴露。各向異性刻蝕形成接觸且在側(cè)面包圍邏輯柵極234的側(cè)壁襯墊252、接觸且在側(cè)面包圍SRAM柵極236的側(cè)壁襯墊254和接觸且在側(cè)面包圍電阻器238的側(cè)壁襯墊256。
[0031]如圖2G所示，在側(cè)壁襯墊252、254和256形成后，η型摻雜物注入p型襯底區(qū)214的頂部表面，以在襯底區(qū)214形成η型重?fù)诫s邏輯源極區(qū)260和漏極區(qū)262,和在襯底區(qū)214形成η型重?fù)诫sSRAM源極區(qū)264和漏極區(qū)264和266。該注入也將邏輯柵極234、SRAM柵極236和電阻器238的摻雜濃度增加相等量。
[0032]如圖2H所示，在重?fù)诫s區(qū)260/264和262/266形成后，圖形化光刻膠層268常規(guī)地形成，以接觸且覆蓋電阻器238和側(cè)壁襯墊256。隨后地，邏輯柵極234、SRAM柵極236以及源極及漏極區(qū)260/264和262/266的頂部表面被以常規(guī)方式硅化，從而在邏輯柵極234上形成硅化物結(jié)構(gòu)270、在SRAM柵極236上形成硅化物結(jié)構(gòu)272、在源極區(qū)260上形成硅化物結(jié)構(gòu)276、在漏極區(qū)262上形成硅化物結(jié)構(gòu)278、在源極區(qū)264上形成硅化物結(jié)構(gòu)280以及在漏極區(qū)266上形成硅化物結(jié)構(gòu)282。圖形化光刻膠層268保護(hù)電阻器238的頂部表面不被硅化。隨后地，圖形化光刻膠層268以常規(guī)方式移除，且方法200以常規(guī)步驟繼續(xù)。
[0033]相應(yīng)地，在一種形成具有改進(jìn)的邏輯晶體管性能和存儲(chǔ)器晶體管得率的集成電路的方法中，η型摻雜物注入多晶態(tài)硅（多晶硅）層的邏輯晶體管區(qū)。η型摻雜物同時(shí)注入多晶硅層的存儲(chǔ)器晶體管區(qū)和電阻器區(qū)。電阻器區(qū)具有的摻雜濃度基本上等于存儲(chǔ)器晶體管區(qū)的摻雜濃度且基本上小于邏輯晶體管區(qū)的摻雜濃度。
[0034]在描述的示例中，一種集成電路包括NM0S邏輯晶體管、NMOS SRAM晶體管和電阻器。SRAM晶體管的柵極在電阻器被摻雜的相同時(shí)間被摻雜，這允許邏輯晶體管的柵極被分開(kāi)地?fù)诫s。相應(yīng)地，在不需要另外的掩模步驟的情況下，提高了邏輯晶體管的性能和SRAM晶體管的得率。
[0035]在權(quán)利要求范圍內(nèi)，改進(jìn)在描述的實(shí)施例中是可能的，且其它實(shí)施例也是可能的。
【主權(quán)項(xiàng)】
1.一種集成電路，其包括: 襯底區(qū)，其具有第一導(dǎo)電類型、邏輯區(qū)和存儲(chǔ)器區(qū)； 溝槽隔離結(jié)構(gòu)，其接觸所述襯底區(qū)； 邏輯晶體管，其具有:接觸且位于所述襯底區(qū)的所述邏輯區(qū)的邏輯柵極電介質(zhì)；和接觸且位于所述邏輯柵極電介質(zhì)上的邏輯柵極，所述邏輯柵極具有摻雜濃度； 存儲(chǔ)器晶體管，其具有:接觸且位于所述襯底區(qū)的所述存儲(chǔ)器區(qū)上的存儲(chǔ)器柵極電介質(zhì)；和接觸且位于所述存儲(chǔ)器柵極電介質(zhì)上的存儲(chǔ)器柵極，所述存儲(chǔ)器柵極具有摻雜濃度；和 電阻器，其接觸且位于所述溝槽隔離結(jié)構(gòu)上，所述電阻器具有的摻雜濃度基本上等于所述存儲(chǔ)器柵極的所述摻雜濃度且基本上小于所述邏輯柵極的所述摻雜濃度。2.根據(jù)權(quán)利要求1所述的集成電路，進(jìn)一步包括: 接觸所述邏輯柵極的硅化物結(jié)構(gòu)；和 接觸所述存儲(chǔ)器柵極的硅化物結(jié)構(gòu)。3.根據(jù)權(quán)利要求1所述的集成電路，其中所述邏輯晶體管進(jìn)一步包括: 第二導(dǎo)電類型的邏輯源極和漏極，其接觸所述襯底區(qū)；和 所述襯底區(qū)的邏輯溝道區(qū)，其位于所述邏輯源極和漏極之間。4.根據(jù)權(quán)利要求3所述的集成電路，其中所述邏輯柵極電介質(zhì)接觸且位于所述邏輯溝道區(qū)上。5.根據(jù)權(quán)利要求3所述的集成電路，其中所述存儲(chǔ)器晶體管進(jìn)一步包括: 所述第二導(dǎo)電類型的存儲(chǔ)器源極和漏極，其接觸所述襯底區(qū)；和 所述襯底區(qū)的存儲(chǔ)器溝道區(qū)，其位于所述存儲(chǔ)器源極和漏極之間。6.根據(jù)權(quán)利要求5所述的集成電路，其中所述存儲(chǔ)器柵極電介質(zhì)接觸且位于所述存儲(chǔ)器溝道區(qū)上。7.根據(jù)權(quán)利要求5所述的集成電路，進(jìn)一步包括: 接觸且在側(cè)面包圍所述邏輯柵極的側(cè)壁襯墊； 接觸且在側(cè)面包圍所述SRAM柵極的側(cè)壁襯墊；和 接觸且在側(cè)面包圍所述晶體管的側(cè)壁襯墊。8.根據(jù)權(quán)利要求7所述的集成電路，其中所述邏輯源極包括輕摻雜區(qū)和接觸所述輕摻雜區(qū)的重?fù)诫s區(qū)。9.一種形成集成電路的方法，所述方法包括: 注入η型摻雜物到多晶態(tài)硅層即多晶硅層的邏輯晶體管區(qū)，所述邏輯晶體管區(qū)具有摻雜濃度；和 同時(shí)注入η型摻雜物到所述多晶硅層的存儲(chǔ)器晶體管區(qū)和電阻器區(qū)，所述存儲(chǔ)器晶體管區(qū)具有摻雜濃度，所述電阻器區(qū)具有的摻雜濃度基本上等于所述存儲(chǔ)器晶體管區(qū)的所述摻雜濃度且基本上小于所述邏輯晶體管區(qū)的所述摻雜濃度。10.根據(jù)權(quán)利要求9所述的方法，進(jìn)一步包括刻蝕所述多晶硅層以從所述邏輯晶體管區(qū)形成邏輯柵極，從所述SRAM晶體管區(qū)形成SRAM柵極，和從所述電阻器區(qū)形成電阻器。11.根據(jù)權(quán)利要求10所述的方法，其中: 所述邏輯柵極接觸且位于邏輯柵極電介質(zhì)結(jié)構(gòu)上； 所述SRAM柵極接觸且位于SRAM柵極電介質(zhì)上； 所述電阻器接觸且位于溝槽隔離結(jié)構(gòu)上； 所述邏輯柵極電介質(zhì)接觸且位于襯底區(qū)的邏輯溝道區(qū)上； 所述SRAM柵極電介質(zhì)接觸且位于所述襯底區(qū)的SRAM溝道區(qū)上；并且 所述溝槽隔離結(jié)構(gòu)接觸所述襯底區(qū)。12.根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括注入η型摻雜物到所述襯底區(qū)以形成輕摻雜邏輯源極區(qū)、輕摻雜邏輯漏極區(qū)、輕摻雜SRAM源極區(qū)和輕摻雜SRAM漏極區(qū)。13.根據(jù)權(quán)利要求12所述的方法，其中: 所述邏輯溝道區(qū)位于所述輕摻雜邏輯源極區(qū)和所述輕摻雜邏輯漏極區(qū)之間，且直接在所述邏輯柵極下面；且 所述SRAM溝道區(qū)位于所述輕摻雜SRAM源極區(qū)和所述輕摻雜SRAM漏極區(qū)之間，且直接在所述SRAM柵極下面。14.根據(jù)權(quán)利要求13所述的方法，進(jìn)一步包括: 沉積非傳導(dǎo)層，其接觸且位于所述邏輯柵極、所述SRAM柵極和所述電阻器上；和 各向異性刻蝕所述非傳導(dǎo)層以暴露所述邏輯柵極、所述SRAM柵極和所述電阻器，且形成接觸且在側(cè)面包圍所述邏輯柵極的邏輯側(cè)壁襯墊，接觸和在側(cè)面包圍所述SRAM柵極的SRAM側(cè)壁襯墊，和接觸且在側(cè)面包圍所述電阻器的電阻器側(cè)壁襯墊。15.根據(jù)權(quán)利要求14所述的方法，進(jìn)一步包括注入η型摻雜物到襯底區(qū)以形成接觸所述輕摻雜邏輯源極區(qū)的重?fù)诫s邏輯源極區(qū)、接觸所述輕摻雜邏輯漏極區(qū)的重?fù)诫s邏輯漏極區(qū)、接觸所述輕慘雜SRAM源極區(qū)的重慘雜SRAM源極區(qū)、和接觸所述輕慘雜SRAM漏極區(qū)的重?fù)诫sSRAM漏極區(qū)。16.根據(jù)權(quán)利要求15所述的方法，進(jìn)一步包括硅化所述邏輯柵極、所述SRAM柵極、所述重?fù)诫s邏輯源極區(qū)、所述重?fù)诫s邏輯漏極區(qū)、所述重?fù)诫sSRAM源極區(qū)和所述重?fù)诫sSRAM漏極區(qū)。
【專利摘要】在描述的示例中，集成電路(100)包括具有第一導(dǎo)電類型、邏輯區(qū)和存儲(chǔ)器區(qū)的襯底(110)。溝槽隔離結(jié)構(gòu)(112)接觸襯底(110)。邏輯晶體管(114)具有：接觸且位于襯底(110)的邏輯區(qū)上的邏輯柵極電介質(zhì)(126)；和接觸且位于邏輯柵極電介質(zhì)(126)上的邏輯柵極(130)。存儲(chǔ)器晶體管(116)具有：接觸且位于襯底(110)的存儲(chǔ)器區(qū)上的存儲(chǔ)器柵極電介質(zhì)(146)；和接觸且位于存儲(chǔ)器柵極電介質(zhì)(146)上的存儲(chǔ)器柵極(150)。電阻器(118)接觸且位于溝槽隔離結(jié)構(gòu)(112)上。電阻器(118)具有摻雜濃度，其基本上等于存儲(chǔ)器柵極(150)的摻雜濃度且基本上小于邏輯柵極(130)的摻雜濃度。
【IPC分類】H01L29/792, H01L21/8232
【公開(kāi)號(hào)】CN105378935
【申請(qǐng)?zhí)枴緾N201480040236
【發(fā)明人】H·S·帕爾, E·艾舒恩, S·S·艾博特
【申請(qǐng)人】德克薩斯儀器股份有限公司
【公開(kāi)日】2016年3月2日
【申請(qǐng)日】2014年7月16日
【公告號(hào)】US9076670, US9224653, US20150021706, US20150270174, WO2015009791A1