形成布局設計的方法
【技術領域】
[0001]本發(fā)明涉及形成布局設計的方法。
【背景技術】
[0002]根據(jù)可用于形成多個掩模的布局設計制造集成電路(1C)，掩模用于選擇性地形成或去除多個部件的層，諸如有源區(qū)、柵電極、多個隔離結構的層和/或多個導電結構的層。在一些應用中，1C包括具有不同閾值電壓的晶體管。在一個實例中，沿著1C的臨界速度路徑的單元中的晶體管比沿著1C的非臨界速度路徑的單元中的那些晶體管具有更低的閾值電壓。在另一實例中，單元邊界處的柵極結構構成偽晶體管并且調(diào)節(jié)為比其他功能晶體管具有更高的閾值電壓，以用于減小通過偽晶體管的電流泄漏。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術中的問題，根據(jù)本發(fā)明的一些實施例，提供了一種形成用于制造集成電路(1C)的布局設計的方法，所述方法包括:識別由所述布局設計的多個柵極結構布局圖案的一個或多個片段占據(jù)的所述布局設計中的一個或多個區(qū)域，所述一個或多個區(qū)域與經(jīng)受電特性調(diào)節(jié)工藝的所述1C的一個或多個區(qū)域對應，所述電特性調(diào)節(jié)工藝用于制造所述1C，所述多個柵極結構布局圖案沿著第一方向延伸并且具有可沿著第二方向測量的預定間距，并且所述預定間距小于預定光刻技術的空間分辨率；以及生成與所述識別的一個或多個區(qū)域重疊的布局圖案組，所述布局圖案組與在實施所述電特性調(diào)節(jié)工藝之前將形成在掩模層中的一個或多個開口對應，所述布局圖案組的第一布局圖案具有可沿著所述第二方向測量的寬度，并且所述第一布局圖案的寬度小于所述預定間距的兩倍。
[0004]根據(jù)本發(fā)明的另一些實施例，提供了一種形成用于制造集成電路(1C)的布局設計的方法，所述方法包括:識別由所述布局設計的多個柵極結構布局圖案的一個或多個片段占據(jù)的所述布局設計中的一個或多個區(qū)域，所述一個或多個區(qū)域與經(jīng)受電特性調(diào)節(jié)工藝的所述1C的一個或多個區(qū)域對應，所述電特性調(diào)節(jié)工藝用于制造所述1C，所述多個柵極結構布局圖案沿著第一方向延伸并且具有可沿著第二方向測量的預定間距，并且所述預定間距小于預定光刻技術的空間分辨率；以及生成與所述識別的一個或多個區(qū)域重疊的布局圖案組，所述布局圖案組與在實施所述電特性調(diào)節(jié)工藝之前將形成在掩模層中的一個或多個開口對應，所述布局圖案組的第一布局圖案和第二布局圖案由沿著所述第二方向的第一間隙分隔開，并且可沿著所述第二方向測量的所述第一間隙的寬度小于所述預定間距的兩倍。
[0005]根據(jù)本發(fā)明的又一些實施例，提供了一種用于制造集成電路(1C)的布局設計，包括:第一布局層，包括多個柵極結構布局圖案，所述多個柵極結構布局圖案沿著第一方向延伸并且具有可沿著第二方向測量的預定間距，并且所述預定間距小于預定光刻技術的空間分辨率；以及第二布局層，包括基于一個或多個開口區(qū)布置的掩模布局圖案組，所述一個或多個開口區(qū)與所述多個柵極結構布局圖案的一個或多個重疊，所述多個柵極結構布局圖案的一個或多個與經(jīng)受電特性調(diào)節(jié)工藝的一個或多個柵極結構對應，所述掩模布局圖案組的第一掩模布局圖案具有可沿著所述第二方向測量的寬度，并且所述第一掩模布局圖案的寬度等于所述預定間距。
【附圖說明】
[0006]當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0007]圖1A是根據(jù)一些實施例的電路的部分布局設計的圖。
[0008]圖1B是根據(jù)一些實施例的另一電路的部分布局設計的圖。
[0009]圖1C是根據(jù)一些實施例的與圖1A或圖1B的電路對應的部分布局設計的圖。
[0010]圖2是根據(jù)一些實施例的形成布局設計的方法的流程圖。
[0011]圖3A至圖31是根據(jù)一些實施例的多個布局設計的部分的圖，示出了用于說明圖2中示出的方法的操作的多個實例。
[0012]圖4A至圖4B是根據(jù)一些實施例的不同1C的部分的截面圖，不同1C可用于說明兩個不同的閾值電壓調(diào)節(jié)工藝。
[0013]圖5A至圖5B是根據(jù)一些實施例的部分1C的截面圖，1C可用于說明柵極結構削減工藝。
[0014]圖6是根據(jù)一些實施例的制造1C的方法的流程圖。
[0015]圖7是根據(jù)一些實施例的布局設計系統(tǒng)的框圖。
【具體實施方式】
[0016]以下公開內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字符。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0017]而且，為便于描述，本文可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。
[0018]在一些實施例中，可用于多個柵極結構的布局層具有比預定光刻技術的空間分辨率更小的預定間距。而且，可用于形成掩模的掩模布局層具有等于該預定間距的最小間距，掩模限定用于實施產(chǎn)生的晶體管的電特性調(diào)節(jié)工藝的區(qū)域。與具有大于預定間距的兩倍的最小間距的掩模布局層相比，根據(jù)本發(fā)明用于形成掩模的成本較大，但是產(chǎn)生的集成電路(1C)的整體柵極密度較高。在一些實施例中，根據(jù)本發(fā)明制造1C的整體成本實際上低于根據(jù)具有大于預定間距的兩倍的最小間距的掩模布局層來制造1C的成本。
[0019]圖1A是根據(jù)一些實施例的電路的部分布局設計100A的圖。布局設計100A示出了來自布局設計100A的多個布局層的重疊的布局圖案。簡化或省略了布局設計100A的一些布局圖案和一些布局層。布局設計100A示出了用于幫助說明本發(fā)明的非限制性實例。
[0020]布局設計100A包括第一氧化物擴散(0D)布局圖案102 ;第二 0D布局圖案104 ;多個柵極結構布局圖案121、123、125、127和129 ;多個導電部件布局圖案132、134、136、142、144和146 ;以及多個通孔布局圖案150。布局設計100A也包括第一電源布局圖案162、第二電源布局圖案164和柵極結構切割布局圖案166。布置圖1A中示出的組件以形成分別由單元邊界176和178環(huán)繞的兩個邏輯單元172和174。
[0021]單元邊界176具有穿過電源布局圖案162的中間的上邊緣176a (圖1C)、穿過電源布局圖案164的中間的下邊緣176b (圖1C)、與柵極結構布局圖案121重疊的左邊緣176c (圖1C)以及與柵極結構布局圖案125重疊的右邊緣176d(圖1C)。單元邊界178具有穿過電源布局圖案162的中間的上邊緣178a (圖1C)、穿過電源布局圖案164的中間的下邊緣178b (圖1C)、與柵極結構布局圖案125重疊的左邊緣178c (圖1C)以及與柵極結構布局圖案129重疊的右邊緣178d(圖1C)。在圖1A中示出的實施例中，單元邊界176的右邊緣176d和單元邊界178的左邊緣176c也重疊。
[0022]0D布局圖案102可用于形成N阱區(qū)，該N阱區(qū)沿著方向X延伸穿過單元172和174 ;并且0D布局圖案104可用于形成P阱區(qū)，該P阱區(qū)沿著方向X延伸穿過單元172和174。電源布局圖案162可用于形成沿著方向X延伸穿過單元172和174的電源軌(powerrail)，并且電源軌配置為運載電源電壓；并且電源布局圖案164可用于形成沿著方向X延伸穿過單元172和174的電源軌，并且電源軌配置為運載接地參考電壓。
[0023]導電部件布局圖案132可用于形成導電部件，該導電部件通過由對應的通孔布局圖案150限定的通孔插塞連接由0D布局圖案102限定的N阱區(qū)和由電源布局圖案162限定的電源軌。導電部件布局圖案134可用于形成導電部件，該導電部件通過由對應的通孔布局圖案150限定的通孔插塞連接由0D布局圖案104限定的P阱區(qū)和由電源布局圖案164限定的電源軌。導電部件布局圖案136可用于形成導電部件，該導電部件連接由0D布局圖案102限定的N阱區(qū)和由0D布局圖案104限定的P阱區(qū)。柵極結構布局圖案123位于導電部件布局圖案136和導電部件布局圖案132、134之間，并且可用于在N阱區(qū)和P阱區(qū)上方形成柵極結構。
[0024]柵極結構布局圖案121、123、125、127和129沿著方向Y延伸并且具有可沿著方向X測量的間距P(；。柵極結構布局圖案121、123、125、127和129可用于形成多個硬掩模部件或柵電極部件，其中多個柵電極由