所述P型柱的剖面結構為梯形。14.如權利要求1或13所述的超結器件，其特征在于:所述P型柱的雜質(zhì)總量比鄰近的所述N型柱的雜質(zhì)總量多，用以提高器件的抗電流沖擊能力并減低器件的開關能耗。15.如權利要求14所述的超結器件，其特征在于:所述P型柱的雜質(zhì)總量比鄰近的所述N型柱的雜質(zhì)總量的差值要小于所述N型柱的雜質(zhì)總量的10%。16.一種超結器件的制造方法，其特征在于，包括如下步驟: 步驟一、在N型外延層上淀積介質(zhì)膜，利用光刻和刻蝕工藝在介質(zhì)膜上開口，在所述N型外延層中刻蝕出多個溝槽； 所述溝槽位于超結器件的電荷流動區(qū)、過渡區(qū)和終端區(qū)，所述超結器件的中間區(qū)域為所述電荷流動區(qū)，所述終端區(qū)環(huán)繞于所述電荷流動區(qū)的外周，所述過渡區(qū)位于所述電荷流動區(qū)和所述終端區(qū)之間； 由相鄰的所述溝槽之間的所述N型外延層組成N型柱，通過光刻工藝定義所述N型柱的尺寸； 步驟二、在所述溝槽中分多次填充P型硅并將所述溝槽填滿； 步驟三、去除位于所述溝槽外部的所述介質(zhì)膜表面上和位于所述溝槽區(qū)域的所述N型外延層上表面之上的P型硅，由填充于所述溝槽中所述P型硅組成P型柱； 所述電荷流動區(qū)包括由多個交替排列的N型柱和P型柱組成的超結結構；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；所述N型柱的寬度包括兩個以上，所述P型柱和其鄰近的所述N型柱的電荷平衡； 不同寬度的所述N型柱被完全耗盡所需的反向電壓不同，使不同寬度的所述N型柱組成的超結單元的電容最小值所對應的反向電壓不同，通過將所述N型柱的寬度設置為兩個以上使各所述超結單元取電容最小值時的反向電壓互相錯開，從而使得在任意反向電壓下都有電容大于電容最小值的所述超結單元，使得所述電荷流動區(qū)的所述超結結構的整體電容最小值增加并大于各所述超結單元的電容最小值的疊加。17.如權利要求16所述的超結器件的制造方法，其特征在于:所述超結器件為平面柵超結 MOSFET ； 步驟一中所述N型外延層通過外延生長工藝形成于N型重摻雜的硅襯底之上，在步驟三之后還包括如下步驟:步驟四、在各所述P型柱的頂部形成P阱，各所述P阱還延伸到部分所述N型柱頂部；步驟五、依次淀積柵介質(zhì)層和多晶硅柵，采用光刻刻蝕工藝依次對所述多晶硅柵和所述柵介質(zhì)層進行刻蝕，由刻蝕后的所述柵介質(zhì)層和所述多晶硅柵組成所述平面柵超結MOSFET器件的柵極結構；所述多晶硅柵從頂部覆蓋所述N型柱和部分所述P阱、且被所述多晶硅柵所覆蓋的所述P阱用于形成橫向溝道； 步驟六、進行N+離子注入形成源區(qū)；所述源區(qū)形成于所述P阱頂部并和所述多晶硅柵自對準； 步驟七、在形成了所述源區(qū)的所述硅襯底正面形成層間膜； 步驟八、采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述源區(qū)或所述多晶硅柵接觸； 步驟九、進行P+離子注入形成P阱引出區(qū)，所述P阱引出區(qū)位于和所述源區(qū)相接觸的所述接觸孔底部，所述P阱引出區(qū)和所述P阱相接觸； 步驟十、淀積正面金屬并對所述正面金屬進行光刻刻蝕分別形成源極和柵極； 步驟十一、從背面對所述硅襯底進行減薄，淀積背面金屬，由所述背面金屬作為漏極。18.如權利要求18所述的超結器件的制造方法，其特征在于:所述超結器件為溝槽柵超結 MOSFET ； 步驟一中所述N型外延層通過外延生長工藝形成于N型重摻雜的硅襯底之上，在步驟三之后還包括如下步驟: 步驟四、采用光刻刻蝕工藝在所述電荷流動區(qū)的所述N型柱的頂部形成柵溝槽；依次淀積柵介質(zhì)層和多晶硅柵，所述柵介質(zhì)層覆蓋在所述柵溝槽的底部表面和側面以及外部，所述多晶硅柵形成于所述柵介質(zhì)層表面并將所述柵溝槽完全填充，去除所述柵溝槽外部的所述柵介質(zhì)層和所述多晶硅柵，由填充于所述柵溝槽內(nèi)部的所述柵介質(zhì)層和所述多晶硅柵組成所述溝槽柵超結MOSFET的柵極結構； 步驟五、在所述N型柱和所述P型柱的頂部形成P阱；所述柵溝槽的深度大于所述P阱的深度，所述多晶硅柵從側面覆蓋所述P阱、且被所述多晶硅柵所覆蓋的所述P阱側面用于形成縱向溝道； 步驟六、進行N+離子注入形成源區(qū)；在所述N型柱頂部的所述柵溝槽的兩側的所述P阱頂部都形成有所述源區(qū)； 步驟七、在形成了所述源區(qū)的所述硅襯底正面形成層間膜； 步驟八、采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述源區(qū)或所述多晶硅柵接觸； 步驟九、進行P+離子注入形成P阱引出區(qū)，所述P阱引出區(qū)位于和所述源區(qū)相接觸的所述接觸孔底部，所述P阱引出區(qū)和所述P阱相接觸； 步驟十、淀積正面金屬并對所述正面金屬進行光刻刻蝕分別形成源極和柵極； 步驟十一、從背面對所述硅襯底進行減薄，淀積背面金屬，由所述背面金屬作為漏極。19.一種超結器件的制造方法，其特征在于，包括如下步驟: 步驟一、形成第一 N型外延子層，采用光刻加P型離子注入工藝在所述第一 N型外延子層的選定區(qū)域中形成第一 P型子柱，由所述第一 P型子柱之間的所述第一 N型外延子層作為第一 N型子柱；通過光刻工藝定義所述第一 N型子柱的尺寸；以所述第一 N型外延子層作為底層N型外延子層； 步驟二、在所述底層N型外延子層表面形成第二 N型外延子層，采用和步驟一相同的光刻工藝和P型離子注入工藝在所述第二 N型外延子層的選定區(qū)域中形成第二 P型子柱，由所述第二 P型子柱之間的所述第二 N型外延子層作為第二 N型子柱； 步驟三、以所述底層N型外延子層和所述第二 N型外延子層的疊加層作為新的底層N型外延子層；如果新的所述底層N型外延子層的厚度未達到超結結構所需厚度要求，則重復步驟二 ；如果新的所述底層N型外延子層的厚度達到所述超結結構所需厚度要求，則以新的所述底層N型外延子層作為N型外延層，由所述第一 P型子柱和各所述第二 P型子柱疊加形成P型柱，由所述第一 N型子柱和各所述第二 N型子柱疊加形成N型柱； 超結器件包括電荷流動區(qū)、過渡區(qū)和終端區(qū)，所述超結器件的中間區(qū)域為所述電荷流動區(qū)，所述終端區(qū)環(huán)繞于所述電荷流動區(qū)的外周，所述過渡區(qū)位于所述電荷流動區(qū)和所述終端區(qū)之間； 所述電荷流動區(qū)包括由多個交替排列的N型柱和P型柱組成的所述超結結構；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；所述N型柱的寬度包括兩個以上，所述P型柱和其鄰近的所述N型柱的電荷平衡； 不同寬度的所述N型柱被完全耗盡所需的反向電壓不同，使不同寬度的所述N型柱組成的超結單元的電容最小值所對應的反向電壓不同，通過將所述N型柱的寬度設置為兩個以上使各所述超結單元取電容最小值時的反向電壓互相錯開，從而使得在任意反向電壓下都有電容大于電容最小值的所述超結單元，使得所述電荷流動區(qū)的所述超結結構的整體電容最小值增加并大于各所述超結單元的電容最小值的疊加。20.如權利要求19所述的超結器件的制造方法，其特征在于:所述超結器件為平面柵超結 MOSFET ； 步驟一中所述N型外延層通過外延生長工藝形成于N型重摻雜的硅襯底之上，在步驟三之后還包括如下步驟:步驟四、在各所述P型柱的頂部形成P阱，各所述P阱還延伸到部分所述N型柱頂部；步驟五、依次淀積柵介質(zhì)層和多晶硅柵，采用光刻刻蝕工藝依次對所述多晶硅柵和所述柵介質(zhì)層進行刻蝕，由刻蝕后的所述柵介質(zhì)層和所述多晶硅柵組成所述平面柵超結MOSFET器件的柵極結構；所述多晶硅柵從頂部覆蓋所述N型柱和部分所述P阱、且被所述多晶硅柵所覆蓋的所述P阱用于形成橫向溝道； 步驟六、進行N+離子注入形成源區(qū)；所述源區(qū)形成于所述P阱頂部并和所述多晶硅柵自對準； 步驟七、在形成了所述源區(qū)的所述硅襯底正面形成層間膜； 步驟八、采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述源區(qū)或所述多晶硅柵接觸； 步驟九、進行P+離子注入形成P阱引出區(qū)，所述P阱引出區(qū)位于和所述源區(qū)相接觸的所述接觸孔底部，所述P阱引出區(qū)和所述P阱相接觸； 步驟十、淀積正面金屬并對所述正面金屬進行光刻刻蝕分別形成源極和柵極； 步驟十一、從背面對所述硅襯底進行減薄，淀積背面金屬，由所述背面金屬作為漏極。21.如權利要求19所述的超結器件的制造方法，其特征在于:所述超結器件為溝槽柵超結 MOSFET ； 步驟一中所述N型外延層通過外延生長工藝形成于N型重摻雜的硅襯底之上，在步驟三之后還包括如下步驟: 步驟四、采用光刻刻蝕工藝在所述電荷流動區(qū)的所述N型柱的頂部形成柵溝槽；依次淀積柵介質(zhì)層和多晶硅柵，所述柵介質(zhì)層覆蓋在所述柵溝槽的底部表面和側面以及外部，所述多晶硅柵形成于所述柵介質(zhì)層表面并將所述柵溝槽完全填充，去除所述柵溝槽外部的所述柵介質(zhì)層和所述多晶硅柵，由填充于所述柵溝槽內(nèi)部的所述柵介質(zhì)層和所述多晶硅柵組成所述溝槽柵超結MOSFET的柵極結構； 步驟五、在所述N型柱和所述P型柱的頂部形成P阱；所述柵溝槽的深度大于所述P阱的深度，所述多晶硅柵從側面覆蓋所述P阱、且被所述多晶硅柵所覆蓋的所述P阱側面用于形成縱向溝道； 步驟六、進行N+離子注入形成源區(qū)；在所述N型柱頂部的所述柵溝槽的兩側的所述P阱頂部都形成有所述源區(qū)； 步驟七、在形成了所述源區(qū)的所述硅襯底正面形成層間膜； 步驟八、采用光刻刻蝕工藝形成接觸孔，所述接觸孔穿過所述層間膜并和所述源區(qū)或所述多晶硅柵接觸； 步驟九、進行P+離子注入形成P阱引出區(qū)，所述P阱引出區(qū)位于和所述源區(qū)相接觸的所述接觸孔底部，所述P阱引出區(qū)和所述P阱相接觸； 步驟十、淀積正面金屬并對所述正面金屬進行光刻刻蝕分別形成源極和柵極； 步驟十一、從背面對所述硅襯底進行減薄，淀積背面金屬，由所述背面金屬作為漏極。
【專利摘要】本發(fā)明公開了一種超結器件，電荷流動區(qū)包括由多個交替排列的N型柱和P型柱組成的超結結構；N型柱的寬度包括兩個以上；不同寬度的N型柱被完全耗盡所需的反向電壓不同，使不同寬度的N型柱組成的超結單元的電容最小值所對應的反向電壓不同，通過將N型柱的寬度設置為兩個以上使各超結單元取電容最小值時的反向電壓互相錯開，從而使得在任意反向電壓下都有電容大于電容最小值的超結單元，使得電荷流動區(qū)的超結結構的整體電容最小值增加并大于各超結單元的電容最小值的疊加。本發(fā)明還公開了一種超結器件的制造方法。本發(fā)明能提高超結結構的電容最小值，減小開關中的電壓劇烈變化，改善電路和系統(tǒng)的電磁干擾性能，使器件易于使用。
【IPC分類】H01L29/06, H01L29/78, H01L21/336
【公開號】CN105428397
【申請?zhí)枴緾N201510791069
【發(fā)明人】肖勝安, 曾大杰
【申請人】深圳尚陽通科技有限公司
【公開日】2016年3月23日
【申請日】2015年11月17日