薄膜晶體管及其制造方法
【技術領域】
[0001]本發(fā)明是有關于一種半導體元件及其制造方法，且特別是有關于一種薄膜晶體管及其制造方法。
【背景技術】
[0002]顯示面板包括像素陣列基板、對向基板以及設置于對向基板與像素陣列基板之間的顯示介質(zhì)。像素陣列基板包括多條掃描線、多條數(shù)據(jù)線、多個薄膜晶體管以及與薄膜晶體管電連接的多個像素電極。薄膜晶體管包括柵極、覆蓋柵極的柵絕緣層、配置于柵絕緣層上方的半導體圖案以及分別與半導體圖案兩側(cè)電連接的源極與漏極。為了防止在形成源極、漏極的過程中半導體圖案受損，薄膜晶體管還可包括設置在源極與半導體圖案之間和漏極與半導體圖案之間的蝕刻阻擋層。
[0003]當顯示面板的面積變大時，數(shù)據(jù)線與掃描線的長度也隨之變長。數(shù)據(jù)線與掃描線的長度變長時，數(shù)據(jù)線與掃描線的阻值也跟著變大，而不利于顯示面板的驅(qū)動。此時，制造者需將數(shù)據(jù)線與掃描線的厚度加大，以補償因其長度變長而增加的阻值。一般而言，薄膜晶體管的柵極與掃描線是屬于同一膜層。換言之，薄膜晶體管的柵極與掃描線是一起制作的。因此，當掃描線的厚度加大時，柵極也跟著加大。為了良好地覆蓋柵極，柵絕緣層的厚度也需加大。然而，隨著柵絕緣層的厚度增加，柵極與半導體圖案之間的距離也變大，而不利于柵極控制在半導體圖案中傳遞的電流。更進一步地說，若柵極對所述電流的控制能力不佳，當源極與漏極之間的電壓差改變時，薄膜晶體管的起始電壓也會隨之產(chǎn)生偏移過大的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種薄膜晶體管，其性能佳。
[0005]本發(fā)明提供一種薄膜晶體管的制造方法，其可制造出性能佳的薄膜晶體管。
[0006]本發(fā)明的薄膜晶體管，包括柵極、絕緣層、第一半導體圖案、第二半導體圖案、蝕刻阻擋圖案源極以及漏極。絕緣層覆蓋柵極。第一半導體圖案配置于絕緣層上。第一半導體圖案具有通道區(qū)、第一源極區(qū)以及第一漏極區(qū)。第一源極區(qū)與第一漏極區(qū)分別位于通道區(qū)的相對兩側(cè)。第二半導體圖案配置于第一半導體圖案上。第二半導體圖案具有分別與通道區(qū)、第一源極區(qū)、第一漏極區(qū)重疊的抑制區(qū)、第二源極區(qū)以及第二漏極區(qū)。蝕刻阻擋圖案配置于第二半導體圖案上。源極與漏極覆蓋部分的蝕刻阻擋圖案。源極與第一半導體圖案的第一源極區(qū)以及第二半導體圖案的第二源極區(qū)電連接。漏極與第一半導體圖案的第一漏極區(qū)以及第二半導體圖案的第二漏極區(qū)電連接。通道區(qū)的阻值為R1。抑制區(qū)的阻值為R2。第二源極區(qū)的阻值及第二漏極區(qū)的阻值為R3。第一源極區(qū)的阻值及第一漏極區(qū)的阻值為R4。R2>R1>R3 ^ R4。
[0007]本發(fā)明的薄膜晶體管的制造方法，包括下列步驟:在基板上形成柵極；在基板上形成絕緣層，以覆蓋柵極；在絕緣層上依序形成第一半導體層以及第二半導體層，其中第二半導體層的阻值大于第一半導體層的阻值；圖案化第一半導體層及第二半導體層，以形成第一半導體圖案及第二半導體圖案，其中第一半導體圖案具有通道區(qū)以及分別位于通道區(qū)相對兩側(cè)的第一源極預定區(qū)與第一漏極預定區(qū)，第二半導體圖案具有分別與通道區(qū)、第一源極預定區(qū)、第一漏極預定區(qū)重疊的抑制區(qū)、第二源極預定區(qū)與第二漏極預定區(qū)。于第二半導體圖案上形成蝕刻阻擋圖案，蝕刻阻擋圖案與第二半導體圖案的抑制區(qū)以及第一半導體圖案的通道區(qū)重疊且暴露出第二半導體圖案的第二源極預定區(qū)以及第二漏極預定區(qū)；以蝕刻阻擋圖案為掩膜，對第一半導體圖案的第一源極預定區(qū)及第一漏極預定區(qū)和第二半導體圖案的第二源極預定區(qū)及第二漏極預定區(qū)進行局部改質(zhì)處理程序，以降低第一源極預定區(qū)、第一漏極預定區(qū)、第二源極預定區(qū)以及第二漏極預定區(qū)的阻值，而使第一源極預定區(qū)、第一漏極預定區(qū)、第二源極預定區(qū)以及第二漏極預定區(qū)分別轉(zhuǎn)變?yōu)榈谝辉礃O區(qū)、第一漏極區(qū)、第二源極區(qū)以及第二漏極區(qū)，其中通道區(qū)的阻值為R1，抑制區(qū)的阻值為R2，第二源極區(qū)的阻值以及第二漏極區(qū)的阻值為R3，第一源極區(qū)的阻值以及第一漏極區(qū)的阻值為R4，而且R2>R1>R3 ^ R4 ;以及形成源極與漏極，其中源極與第一半導體圖案的第一源極區(qū)以及第二半導體圖案的第二源極區(qū)電連接，而漏極與第一半導體圖案的第一漏極區(qū)以及第二半導體圖案的第二漏極區(qū)電連接。
[0008]在本發(fā)明的一實施例中，上述的第一半導體圖案較第二半導體圖案靠近柵極。
[0009]在本發(fā)明的一實施例中，R3>R4。
[0010]在本發(fā)明的一實施例中，上述的第一半導體圖案的通道區(qū)與第二半導體圖案的抑制區(qū)切齊，第一半導體圖案的第一源極區(qū)與第二半導體圖案的第二源極區(qū)切齊，而第一半導體圖案的第一漏極區(qū)與第二半導體圖案的第二漏極區(qū)切齊。
[0011]在本發(fā)明的一實施例中，上述的蝕刻阻擋圖案暴露出第一半導體圖案的外緣以及第二半導體圖案的外緣，且源極與漏極覆蓋第一半導體圖案的外緣以及第二半導體圖案的外緣。
[0012]在本發(fā)明的一實施例中，上述的蝕刻阻擋圖案具有分別暴露出第二源極區(qū)與第二漏極區(qū)的多個貫孔。源極以及漏極填入所述多個貫孔而分別與第二半導體圖案的第二源極區(qū)以及第二漏極區(qū)電連接。
[0013]在本發(fā)明的一實施例中，是在形成柵極之后，依序形成上述的第一半導體層以及第二半導體層。
[0014]基于上述，利用“R2>R1>R3 ^ R4”的技術特征下，當施加適當電壓于柵極時，電流大致上會在靠近柵極的第一源極區(qū)、第一漏極區(qū)以及通道區(qū)中傳遞，而不易在遠離柵極的抑制區(qū)中傳遞。藉此，柵極對電流的控制能力可提升，而不易發(fā)生現(xiàn)有技術中起始電壓偏移過大的問題。
[0015]本發(fā)明能夠提升柵極對電流的控制能力，而不易發(fā)生現(xiàn)有技術中起始電壓偏移過大的問題，從而使薄膜晶體管性能佳。
【附圖說明】
[0016]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細說明如下。
[0017]圖1A至圖1E為本發(fā)明一實施例的薄膜晶體管制造方法的剖面示意圖。
[0018]圖2A至圖2E為本發(fā)明另一實施例的薄膜晶體管制造方法的剖面示意圖。
[0019]符號說明:
[0020]110:基板
[0021]120:絕緣層
[0022]130:第一半導體層
[0023]132:第一半導體圖案
[0024]132a:通道區(qū)
[0025]132b:第一源極預定區(qū)
[0026]132b’:第一源極區(qū)
[0027]132c:第一漏極預定區(qū)
[0028]132c’:第一漏極區(qū)
[0029]132d:外緣
[0030]140:第二半導體層
[0031]142:第二半導體圖案
[0032]142a:抑制區(qū)
[0033]142b:第二源極預定區(qū)
[0034]142b’:第二源極區(qū)
[0035]142c:第二漏極預定區(qū)
[0036]142c’:第二漏極區(qū)
[0037]142d:外緣
[0038]150、150A:蝕刻阻擋圖案
[0039]150a:外緣
[0040]150b:貫孔
[0041]D:漏極
[0042]G:柵極
[0043]I1、12:路徑
[0044]PR:光阻圖案
[0045]S:源極
[0046]TFT、TFT ’:薄膜晶體管
【具體實施方式】
[0047]圖1A至圖1E為本發(fā)明一實施例的薄膜晶體管制造方法的剖面示意圖。請參照圖1A，首先，提供基板110?；?10可為剛性基板或柔性基板。舉例而言，剛性基板的材質(zhì)可為厚玻璃或其它可適用的材料，柔性基板的材質(zhì)可為薄玻璃、聚酰亞胺(Polyimide ；PI)、聚萘二甲酸乙二醇酯(Polyethylene Naphthalate ；PEN)、聚乙稀對苯二甲酸酯(polyethylene terephthalate ;PET)、聚釀諷(Polyethersulfone ;PES)、薄金屬、或其它可適用的材料，但本發(fā)明不以此為限。
[0048]請參照圖1A，接著，在基板110上形成柵極G。在本實施例中，柵極G例如為金屬材料，但本發(fā)明不限于此，在其他實施例中，柵極G也可以使用其他導電材料(例如:合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層)。然后，在基板110上形成絕緣層120，以覆蓋柵極G與部分基板110。絕緣層120的材料可為無機材料(例如:氧化硅、氮化硅、氮氧化硅、或上述至少