與溝槽長(zhǎng)度方向平行的帶狀的平面圖案分割，隔著溝槽 3交替反復(fù)配置第一p型基區(qū)22a與第二p型基區(qū)22b。第一p型基區(qū)22a是通過設(shè)置n+ 型發(fā)射區(qū)26,從而在導(dǎo)通時(shí)形成溝道（η型的反轉(zhuǎn)層）的區(qū)域。第二p型基區(qū)22b是不設(shè)置 n+型發(fā)射區(qū)26,且通過層間絕緣膜8與發(fā)射電極9電絕緣的浮置區(qū)域。
[0089] 首先，如圖9所示，在成為η型漂移層1的η型半導(dǎo)體基板的正面的表面層形成 ρ型基區(qū)22。接下來，與實(shí)施方式一同樣地以帶狀的平面圖案形成從基板正面貫通ρ型基 區(qū)22而到達(dá)η型漂移層1的溝槽3。此時(shí)，ρ型基區(qū)22被溝槽3分割成與溝槽長(zhǎng)度方向 平行的帶狀的平面圖案。接著，與實(shí)施方式一同樣地形成柵絕緣膜4、柵電極5以及成為離 子注入的緩沖層的硅氧化膜（未圖示）。
[0090] 接下來，如圖10、圖11所示，利用光刻法在η型半導(dǎo)體基板的正面形成與η+型發(fā) 射區(qū)26的形成區(qū)域?qū)?yīng)的部分開口的第一抗蝕掩模31。此時(shí)，與實(shí)施方式一同樣地在柵電 極5的表面也保留第一抗蝕掩模31，用第一抗蝕掩模31覆蓋與η+型發(fā)射區(qū)26的形成區(qū)域 對(duì)應(yīng)的部分以外的全部部分。第一抗蝕掩模31的開口部32以向溝槽長(zhǎng)度方向延伸的直線 狀地露出第一Ρ型基區(qū)22a的溝槽3側(cè)的部分。即，在第一抗蝕掩模31，以向溝槽長(zhǎng)度方向 延伸的帶狀的平面圖案形成有多個(gè)開口部32。第二ρ型基區(qū)22b成為被第一抗蝕掩模31 覆蓋的狀態(tài)。
[0091] 接下來，如圖11、圖12所不，將第一抗蝕掩模31作為掩模，與實(shí)施方式一同樣地進(jìn) 行η型雜質(zhì)的第一離子注入（垂直離子注入13和傾斜離子注入14)。即，通過垂直離子注 入13,以與第一抗蝕掩模31的開口部32大致相同的平面形狀形成向溝槽長(zhǎng)度方向延伸的 直線狀的η+型發(fā)射區(qū)26。并且，通過傾斜離子注入14,使η+型發(fā)射區(qū)26的溝槽短邊方向 的寬度wll比第一抗蝕掩模31的開口部32的溝槽短邊方向的寬度wl2寬。
[0092] 接著，如圖13、圖14所示，在去除第一抗蝕掩模31后，利用光刻法在η型半導(dǎo)體 基板的正面形成與ρ+型接觸區(qū)27的形成區(qū)域?qū)?yīng)的部分開口的第二抗蝕掩模35。此時(shí)， 與實(shí)施方式一同樣地用第二抗蝕掩模35覆蓋與ρ+型接觸區(qū)27的形成區(qū)域?qū)?yīng)的部分以 外的全部部分。第二抗蝕掩模35的開口部36以例如向溝槽長(zhǎng)度方向延伸的直線狀地露出 第一Ρ型基區(qū)22a的中央附近的部分。即，在第二抗蝕掩模35,以向溝槽長(zhǎng)度方向延伸的帶 狀的平面圖案形成有多個(gè)開口部36。接下來，將第二抗蝕掩模35作為掩模，與實(shí)施方式一 同樣地進(jìn)行P型雜質(zhì)的第二離子注入（P型雜質(zhì)的垂直離子注入）17。通過該第二離子注入 17,從而在第一ρ型基區(qū)22a的表面層的中央附近的部分，以與第二抗蝕掩模35的開口部 36大致相同的平面形狀選擇性地形成向溝槽長(zhǎng)度方向延伸的直線狀的p+型接觸區(qū)7。
[0093] 接下來，如圖15所示，在去除第二抗蝕掩模15后，與實(shí)施方式一同樣地對(duì)n+型發(fā) 射區(qū)26和p+型接觸區(qū)27 -并進(jìn)行熱處理而分別達(dá)到預(yù)定的擴(kuò)散深度。特別是使η+型發(fā) 射區(qū)26熱擴(kuò)散，以使η+型發(fā)射區(qū)26的高度成為柵電極5的上表面位于η+型發(fā)射區(qū)26的 內(nèi)部的高度。接著，如圖16所示，在去除柵絕緣膜4的覆蓋基板正面的部分后，與實(shí)施方式 一同樣地形成層間絕緣膜8和發(fā)射電極9。然后，通過與實(shí)施方式一同樣地依次進(jìn)行后續(xù)的 余下的工序，從而完成溝槽柵結(jié)構(gòu)的縱型IGBT。
[0094] 如上所述，根據(jù)實(shí)施方式二，能夠得到與實(shí)施方式一同樣的效果。
[0095] 以上，本發(fā)明在不脫離本發(fā)明的主旨的范圍內(nèi)可以進(jìn)行各種變更，在上述的各實(shí) 施方式中，例如離子注入的條件等可根據(jù)要求的規(guī)格等進(jìn)行各種設(shè)定。另外，在上述的實(shí)施 方式中，以使用抗蝕劑膜作為離子注入用掩模的情況為例進(jìn)行了說明，但不限于此，也可以 將通過覆蓋基板表面、能夠防止雜質(zhì)被注入到預(yù)定區(qū)域以外的例如氧化膜等用作離子注入 用掩模。另外，在上述的實(shí)施方式中，以IGBT為例進(jìn)行了說明，但在例如具備絕緣柵型場(chǎng)效 應(yīng)晶體管（MOSFET:MetalOxideSemiconductorFieldEffectTransistor)等M0S概結(jié) 構(gòu)的其它MOS型半導(dǎo)體裝置中也能夠應(yīng)用本發(fā)明。另外，在上述的實(shí)施方式中，設(shè)第一導(dǎo)電 型為η型，設(shè)第二導(dǎo)電型為p型，但本發(fā)明若設(shè)第一導(dǎo)電型為p型，設(shè)第二導(dǎo)電型為η型也 同樣成立。
[0096] 產(chǎn)業(yè)上的可利用性
[0097] 如上，本發(fā)明的半導(dǎo)體裝置的制造方法對(duì)于可在EV和EHV等中使用的功率器件等 所使用的功率半導(dǎo)體裝置有用。
【主權(quán)項(xiàng)】
1. 一種半導(dǎo)體裝置的制造方法，其特征在于，包括： 第一工序，在第一導(dǎo)電型的半導(dǎo)體基板的正面的表面層形成第二導(dǎo)電型的第一半導(dǎo)體 區(qū)域； 第二工序，以預(yù)定的間隔形成多個(gè)在深度方向上貫通所述第一半導(dǎo)體區(qū)域的溝槽； 第三工序，在所述溝槽的內(nèi)部隔著柵絕緣膜形成柵電極； 第四工序，在所述半導(dǎo)體基板的正面形成選擇性地露出所述第一半導(dǎo)體區(qū)域的至少所 述溝槽側(cè)的部分的第一掩模膜； 第五工序，將所述第一掩模膜作為掩模，進(jìn)行第一導(dǎo)電型雜質(zhì)的第一離子注入，以與 所述柵絕緣膜的沿著所述溝槽的側(cè)壁的部分接觸的方式形成第一導(dǎo)電型的第二半導(dǎo)體區(qū) 域； 第六工序，去除所述第一掩模膜； 第七工序，在所述半導(dǎo)體基板的正面形成選擇性地露出所述第一半導(dǎo)體區(qū)域的與所述 第二半導(dǎo)體區(qū)域相比遠(yuǎn)離所述溝槽的部分的第二掩模膜； 第八工序，將所述第二掩模膜作為掩模，以與所述半導(dǎo)體基板的正面垂直的注入角度 進(jìn)行第二導(dǎo)電型雜質(zhì)的第二離子注入，以與所述第二半導(dǎo)體區(qū)域接觸的方式形成雜質(zhì)濃度 比所述第一半導(dǎo)體區(qū)域高的第二導(dǎo)電型的第三半導(dǎo)體區(qū)域；以及 第九工序，去除所述第二掩模膜， 在所述第五工序中，在由所述第一掩模膜覆蓋所述柵電極的表面的狀態(tài)下，作為所述 第一離子注入，以相對(duì)于與所述半導(dǎo)體基板的正面垂直的方向朝向多個(gè)所述溝槽并列的第 一方向側(cè)傾斜的注入角度進(jìn)行所述第一導(dǎo)電型雜質(zhì)的傾斜離子注入。2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第五工序中，作為所述第一離子注入，除了所述傾斜離子注入以外，還以與所述 半導(dǎo)體基板的正面垂直的注入角度進(jìn)行所述第一導(dǎo)電型雜質(zhì)的離子注入。3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第五工序中，以相對(duì)于與所述半導(dǎo)體基板的正面垂直的方向朝向所述第一方向 側(cè)傾斜了 10度以上且45度以下的注入角度進(jìn)行所述傾斜離子注入。4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第五工序中，以相對(duì)于與所述半導(dǎo)體基板的正面垂直的方向朝向所述第一方向 側(cè)傾斜了 10度以上且45度以下的注入角度進(jìn)行所述傾斜離子注入。5. 根據(jù)權(quán)利要求1~4中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第五工序中，形成具有與遠(yuǎn)離所述溝槽的部分相比，所述溝槽側(cè)的部分在與所 述第一方向正交的第二方向上的寬度更寬的Η狀的平面形狀的所述第二半導(dǎo)體區(qū)域。6. 根據(jù)權(quán)利要求1~4中任一項(xiàng)所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述第 九工序之后，還包括： 第十工序，通過熱處理使所述第二半導(dǎo)體區(qū)域和所述第三半導(dǎo)體區(qū)域擴(kuò)散而成為預(yù)定 的擴(kuò)散深度。7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置的制造方法，其特征在于，在所述第九工序之后， 還包括： 第十工序，通過熱處理使所述第二半導(dǎo)體區(qū)域和所述第三半導(dǎo)體區(qū)域擴(kuò)散而成為預(yù)定 的擴(kuò)散深度。8. 根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第十工序之后，還包括： 形成與所述第二半導(dǎo)體區(qū)域和所述第三半導(dǎo)體區(qū)域接觸的第一電極的工序； 在所述半導(dǎo)體基板的背面的表面層形成第二導(dǎo)電型的第四半導(dǎo)體區(qū)域的工序；以及 形成與所述第四半導(dǎo)體區(qū)域接觸的第二電極的工序。9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于， 在所述第十工序之后，還包括： 形成與所述第二半導(dǎo)體區(qū)域和所述第三半導(dǎo)體區(qū)域接觸的第一電極的工序； 在所述半導(dǎo)體基板的背面的表面層形成第二導(dǎo)電型的第四半導(dǎo)體區(qū)域的工序；以及 形成與所述第四半導(dǎo)體區(qū)域接觸的第二電極的工序。
【專利摘要】本發(fā)明提供能夠穩(wěn)定地確保預(yù)定的電特性的半導(dǎo)體裝置的制造方法。首先，在n-型半導(dǎo)體基板的正面形成n+型發(fā)射區(qū)(6)形成用的第一抗蝕掩模(11)。第一抗蝕掩模(11)也保留在柵電極(5)的表面。接著，使用第一抗蝕掩模(11)進(jìn)行第一離子注入，形成n+型發(fā)射區(qū)(6)。此時(shí)，作為第一離子注入，以與基板正面垂直的注入角度進(jìn)行垂直離子注入和以相對(duì)于與基板的正面垂直的方向傾斜的注入角度θ進(jìn)行傾斜離子注入(14)。通過傾斜離子注入(14)，從而擴(kuò)大n+型發(fā)射區(qū)(6)的溝槽短邊方向的寬度w1。接著，使用第二抗蝕掩模進(jìn)行第二離子注入，形成p+型接觸區(qū)。其后，通過熱處理使n+型發(fā)射區(qū)(6)和p+型接觸區(qū)擴(kuò)散和活性化。
【IPC分類】H01L29/739, H01L29/06, H01L21/331, H01L21/266
【公開號(hào)】CN105448712
【申請(qǐng)?zhí)枴緾N201510564812
【發(fā)明人】野口晴司
【申請(qǐng)人】富士電機(jī)株式會(huì)社
【公開日】2016年3月30日
【申請(qǐng)日】2015年9月7日
【公告號(hào)】US9378959, US20160086804