絕緣柵型場效應(yīng)晶體管(M0SFET)為例，對通過實(shí)施方式的碳化硅半導(dǎo)體裝置的制造方法所制作(制造)的碳化硅半導(dǎo)體裝置的結(jié)構(gòu)進(jìn)行說明。圖1是示出通過實(shí)施方式的碳化硅半導(dǎo)體裝置的制造方法所制造的碳化硅半導(dǎo)體裝置的一例的截面圖。如圖1所示，在實(shí)施方式的碳化硅半導(dǎo)體裝置中，在包括碳化硅(SiC)的η+型半導(dǎo)體基板(以下稱為η+型SiC基板)1的正面上設(shè)有η—型SiC外延層2。在η—型SiC外延層2的與η+型SiC基板1側(cè)對置側(cè)的面的表面層上選擇性地設(shè)有P型基層3。在ρ型基層3的內(nèi)部，選擇性地設(shè)有n+型源層4和P+型接觸層5。11+型源層4和p+型接觸層5相互接觸。
[0060]在ρ型基層3的被η—型SiC外延層2和n+型源層4夾住的部分的表面上，隔著柵絕緣膜6設(shè)有柵電極7。源電極9通過硅化鎳層10從而與n+型源層4和p+型接觸層5接觸而設(shè)置，并通過層間絕緣膜8而與柵電極7電絕緣。SiC部(n+型源層4和p+型接觸層5)與硅化鎳層10的接觸(電接觸部)成為歐姆接觸。在n+型SiC基板1的背面設(shè)有硅化鎳層11。11+型SiC基板1與硅化鎳層11的接觸成為歐姆接觸。成為漏電極的背面電極12與硅化鎳層11接觸。
[0061]接下來，針對實(shí)施方式的碳化硅半導(dǎo)體裝置的制造方法進(jìn)行說明。圖2至圖7是示意性地示出實(shí)施方式的碳化硅半導(dǎo)體裝置在制造過程中的狀態(tài)的截面圖。首先，如圖2所示，在n+型SiC基板(半導(dǎo)體晶片)1的正面上外延生長例如15μπι的厚度的η—型SiC外延層2。這時，在n+型SiC基板1的背面上也以例如3μπι的厚度生長了 η—型SiC升華層(以下稱為背面?zhèn)圈恰蚐iC升華層)21。背面?zhèn)圈恰蚐iC升華層21的雜質(zhì)濃度比η+型SiC基板1的雜質(zhì)濃度低，對完成后的碳化硅半導(dǎo)體裝置而言是非必要的層。因此，如圖3所示，在通過磨削除去背面?zhèn)圈恰蚐iC升華層21之后，研磨η+型SiC基板1的露出的背面。
[0062]具體來說，首先，使用包括例如#2000左右的粒度的研磨顆粒的磨石，從n+型SiC基板1的背面?zhèn)冗M(jìn)行粗磨削，將n+型SiC基板1的厚度減薄包括背面?zhèn)圈恰蚐iC升華層21的厚度在內(nèi)例如20μπι左右。接下來，使用包括例如#7000左右的粒度的研磨顆粒的磨石，對n+型SiC基板1的粗磨削后的背面進(jìn)行最終磨削，將n+型SiC基板1的厚度進(jìn)一步減薄例如5μπι左右。像這樣大幅度磨削超過背面?zhèn)圈恰蚐iC升華層21的厚度直到η+型SiC基板1的表面層的理由為，即使在n+型SiC基板1翹曲，或發(fā)生磨削厚度不均勻的情況下，也能夠完全除去背面?zhèn)圈恰蚐iC升華層21。研磨顆粒的粒度是指，例如通過JIS標(biāo)準(zhǔn)(日本工業(yè)標(biāo)準(zhǔn))R6001:1998所規(guī)定的磨削石用研磨材料的粒度(Bonded Abrasive Grain Sizes)的表中所記載的范圍內(nèi)的尺寸。
[0063]n+型SiC基板1的最終磨削后的背面的表面粗糙度Ra為3nm那么大。另外，在n+型SiC基板1的最終磨削后的背面的表面層，從磨削面起算以例如70nm左右的厚度產(chǎn)生結(jié)晶結(jié)構(gòu)雜亂的變質(zhì)層(未圖示)。在該變質(zhì)層的內(nèi)部，碳成為均勻分布的狀態(tài)。在n+型SiC基板1的內(nèi)部產(chǎn)生了變質(zhì)層的情況下，通過之后的熱處理，在產(chǎn)生了變質(zhì)層的部分處碳容易以層狀析出。因此，在對n+型SiC基板1的背面進(jìn)行最終磨削之后，通過例如用化學(xué)機(jī)械研磨(CMP)n+型SiC基板1的最終磨削后的背面，將n+型SiC基板1的厚度進(jìn)一步減薄lOOnm以上的程度，從而除去在n+型SiC基板1的背面的表面層產(chǎn)生的變質(zhì)層。n+型SiC基板1的CMP后的背面的表面粗糙度Ra可以為例如在0.lnm以下。磨削和研磨前的n+型SiC基板1和η—型SiC外延層2的總厚度由如下方式所決定，即使磨削和研磨后殘留相當(dāng)于產(chǎn)品厚度的厚度。
[0064]接下來，如圖4所示，依次進(jìn)行用于形成ρ型基層3的ρ型雜質(zhì)的離子注入、用于形成n+型源層4的η型雜質(zhì)的離子注入以及用于形成p+型接觸層5的ρ型雜質(zhì)的離子注入，在η—型SiC外延層2的內(nèi)部形成ρ型基層3、η+型源層4和ρ+型接觸層5。也可以將用于形成η+型源層4的η型雜質(zhì)的離子注入以及用于形成Ρ+型接觸層5的ρ型雜質(zhì)的離子注入的順序顛倒。接下來，在例如1800°C的溫度下進(jìn)行熱處理，使為了形成ρ型基層3、η+型源層4和ρ+型接觸層5而注入了的雜質(zhì)活化。
[0065]接下來，如圖5所示，在η—型SiC外延層2的整個表面形成柵絕緣膜6。接下來，在柵絕緣膜6上堆疊摻雜了雜質(zhì)的多晶硅膜之后，使多晶硅膜圖案化從而形成柵電極7。接下來，以覆蓋柵電極7的方式形成層間絕緣膜8之后，通過選擇性地除去層間絕緣膜8和柵絕緣膜6，來形成使n+型源層4和p+型接觸層5露出的接觸口 22。接下來，如圖6所示，在接觸口 22露出的硅部(n+型源層4和p+型接觸層5)的表面上以及n+型SiC基板1的CMP后的整個背面形成鎳膜。
[0066]接下來，通過例如快速熱退火(RTA)使在基板正面?zhèn)群捅趁鎮(zhèn)刃纬傻逆嚹す杌瑥亩謩e在接觸口 22露出的硅部的表面上以及n+型SiC基板1的研磨后的整個背面形成硅化鎳層10、硅化鎳層11。由此，在接觸口 22露出的硅部與硅化鎳層10的接觸、以及n+型SiC基板1與硅化鎳層11的接觸成為歐姆接觸。接下來，在n+型SiC基板1的正面?zhèn)鹊墓杌噷?0的表面上堆疊鋁膜而形成源電極9。另一方面，在n+型SiC基板1的背面?zhèn)鹊墓杌噷?1的表面上依次堆疊鈦(Ti)膜、鎳(Ni)膜和銀(Ag)膜而形成背面電極12?？梢杂媒?Au)膜或含有銀和/或金的合金取代銀(Ag)膜。另外，鎳(Ni)膜也可以為鎳與釩(V)的合金。之后，通過將半導(dǎo)體晶片(在n+型SiC基板1上層疊η—型SiC外延層2而成的外延晶片)切斷(切害U)為各個芯片狀，來完成圖1所示的縱型MOSFET。
[0067]如上所述，在n+型SiC基板1的磨削后的背面的表面層產(chǎn)生的變質(zhì)層在n+型SiC基板1的背面形成硅化鎳層11之前被除去。因此，如圖7所示，在除去變質(zhì)層之后，即使進(jìn)行了各種熱處理(例如，用于形成硅化鎳層11的熱處理、和/或用于形成源電極9和/或背面電極12的熱處理)，也能夠使在形成硅化鎳層11時在硅化鎳層11的內(nèi)部產(chǎn)生的碳(參考上述式(1))11a在硅化鎳層11的內(nèi)部均勻分散并且不凝集。如此，由于在硅化鎳層11的內(nèi)部不產(chǎn)生碳凝集而成的脆且密合性低的析出物，因此能夠防止起因于包含在硅化鎳層11的內(nèi)部的碳所引起的背面電極12剝離。
[0068]如以上說明，根據(jù)實(shí)施方式，通過利用研磨來除去在n+型SiC基板的磨削面的表面層所產(chǎn)生的變質(zhì)層，能夠防止由之后的熱處理而導(dǎo)致在硅化鎳層的內(nèi)部產(chǎn)生由碳凝集而成的析出物。因此，在例如將半導(dǎo)體晶片切斷為各個芯片狀的切割時，能夠防止起因于包含在硅化鎳層的內(nèi)部的碳所引起的背面電極剝離。因此，能夠充分抑制背面電極剝離，并能夠使成品率提尚。
[0069]在以上本發(fā)明中，以MOSFET為例進(jìn)行了說明，但不限于此，也能夠應(yīng)用于絕緣柵型雙極晶體管(IGBT)和/或二極管等使用了SiC的其他的半導(dǎo)體器件。另外，在上述實(shí)施方式中，以通過CMP除去在n+型SiC基板的磨削后的背面的表面層產(chǎn)生的變質(zhì)層的情況為例進(jìn)行了說明，但不限于此，也可以通過干法刻蝕和/或濕法刻蝕等除去變質(zhì)層。另外，在上述的實(shí)施方式中，使用在n+型SiC基板的表面層疊了η—型SiC外延層而成的外延基板進(jìn)行了說明，但不限于此，也可以使用與該外延基板的厚度相等的n+型SiC基板。另外，在上述實(shí)施方式中，即使將半導(dǎo)體層或半導(dǎo)體基板的導(dǎo)電型(η型、ρ型)反轉(zhuǎn)也同樣成立。
[0070]產(chǎn)業(yè)上的可利用性
[0071]如上所述，本發(fā)明的碳化硅半導(dǎo)體裝置的制造方法適用于具備了形成與碳化硅半導(dǎo)體的歐姆接觸的金屬電極的功率半導(dǎo)體裝置。
【主權(quán)項(xiàng)】
1.一種碳化硅半導(dǎo)體裝置的制造方法，其特征在于，包括: 磨削工序，對包括碳化硅的半導(dǎo)體基板的背面進(jìn)行磨削，從而將所述半導(dǎo)體基板的厚度減??； 除去工序，通過研磨或蝕刻來除去由于所述磨削工序而在所述半導(dǎo)體基板的背面的表面層產(chǎn)生的變質(zhì)層； 在所述除去工序后，在所述半導(dǎo)體基板的背面形成鎳膜的工序； 通過熱處理使所述鎳膜硅化而形成硅化鎳層的工序；以及 在所述娃化鎳層的表面上形成金屬電極的工序。2.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，所述研磨為化學(xué)機(jī)械研磨。3.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，所述蝕刻為干法蝕刻或者濕法蝕刻。4.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，在所述除去工序中，將所述半導(dǎo)體基板的厚度減薄lOOnm以上。5.根據(jù)權(quán)利要求1所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于， 還包括在所述磨削工序前，在所述半導(dǎo)體基板的正面上使外延層生長的生長工序， 在所述生長工序中，在所述半導(dǎo)體基板的背面生長升華層， 在所述磨削工序中，除去所述升華層并且除去所述半導(dǎo)體基板的背面的表面層。6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的碳化硅半導(dǎo)體裝置的制造方法，其特征在于，所述金屬電極是依次堆疊鈦膜、鎳膜和銀膜而成的金屬電極，或者是依次堆疊鈦膜、鎳膜和金膜而成的金屬電極。
【專利摘要】首先，在n+型SiC基板(1)的正面上生長n-型SiC外延層(2)。這時，在n+型SiC基板(1)的背面上也生長背面?zhèn)萵-型SiC升華層。接下來，通過磨削除去背面?zhèn)萵-型SiC升華層和n+型SiC基板(1)的背面的表面層。接下來，對在n+型SiC基板(1)的磨削后的背面的表面層產(chǎn)生的變質(zhì)層進(jìn)行化學(xué)機(jī)械研磨。接下來，在n+型SiC基板(1)的研磨后的背面形成鎳膜。接下來，通過熱處理使鎳膜硅化而形成硅化鎳層。接下來，在硅化鎳層的表面上，依次堆疊鈦膜、鎳膜和銀膜而形成背面電極。通過進(jìn)行以上工序，能夠抑制背面電極剝離。
【IPC分類】H01L21/336, H01L21/28, H01L29/78, H01L29/12, H01L29/41
【公開號】CN105453228
【申請?zhí)枴緾N201480044578
【發(fā)明人】中島經(jīng)宏, 巖谷將伸, 今井文一
【申請人】富士電機(jī)株式會社
【公開日】2016年3月30日
【申請日】2014年8月8日
【公告號】US20160155640, WO2015020219A1