發(fā)明作進一步的說明，但是不作為本發(fā)明的限定。
[0029]圖1是本發(fā)明實施例中閃存器件結(jié)構(gòu)示意圖；如圖1所示:
[0030]本實施例涉及一種閃存器件，該閃存器件包括存儲單元陣列區(qū)，該存儲單元陣列區(qū)包括第一襯底1001以及設(shè)置于該第一襯底1001之上的第二襯底1002，位于上述第二襯底1002之上設(shè)置有若干存儲單元，該存儲單元包括浮柵(Floating Gate) 103以及位于浮柵103頂部的控制柵105，且浮柵103與控制柵105通過一 0N0介質(zhì)層(包括第一氧化物層1041、氮化硅層1042和第二氧化物層1043) 104進行隔離，一隧穿氧化層(Tunox) 101設(shè)置于上述存儲單元與第二襯底1002之間，位于該存儲單元兩側(cè)的第二襯底1002內(nèi)設(shè)置有源極1021和漏極1022，上述第一襯底1001的部分上表面還設(shè)置有一埋氧層106，通過該埋氧層106將漏極1022和所述第一襯底1001予以隔離。
[0031]在本發(fā)明的實施例中，在生長隧穿氧化層101之后，通過注氧隔離技術(shù)(separat1n by implantat1n of oxygen,簡稱 SIM0X)于第一襯底 1001 和第二襯底 1002之間形成埋氧層106。
[0032]此外，為了在增強漏端附近電場、提高熱載流子產(chǎn)生幾率的同時，使得同時產(chǎn)生的空穴可以從埋氧層的旁邊通過襯底更快的流出，從而巧妙的避免空穴的累積，徹底消除浮體效應(yīng)，上述埋氧層106僅設(shè)置于漏極1022下方，從而使得埋氧層的旁邊具有更大的空間以方便空穴更快的流出，在本發(fā)明的實施例中，該埋氧層106只要能隔離漏極1022和第一襯底1001，且空穴能從埋氧層的旁邊通過第二襯底1002流出即可，優(yōu)選的，該埋氧層106位于漏極1022與P阱(或N阱)結(jié)的底部。
[0033]優(yōu)選的，上述埋氧層106的材質(zhì)為二氧化硅，上述浮柵103及控制柵105為多晶硅柵或金屬柵。
[0034]在本發(fā)明的實施例中，上述第一襯底1001和第二襯底1002均為硅襯底，即第一襯底1001和第二襯底1002實質(zhì)為同一硅襯底100。
[0035]優(yōu)選的，上述源極1021和漏極1022頂部形成有自對準硅化物層以進一步降低器件的電阻(圖中未示出)。
[0036]由上述實施例可知，通過僅于存儲器單元漏極與P阱(或N阱)結(jié)的底部引入薄層氧化硅，利用二維電場的調(diào)制作用，使漏端附近的電場加強，電子空穴碰撞的幾率增加，從而提高熱載流子的產(chǎn)生幾率，使得更多的電子變?yōu)闊犭娮幼⑷氲礁胖?，極大的提高了器件的編程效率。同時碰撞電離產(chǎn)生的空穴可以通過埋氧層旁邊的硅襯底流出去，從而避免了空穴的累積，徹底的消除了浮體效應(yīng)，使器件的編程效率得到了穩(wěn)定的控制。
[0037]綜上所述，本發(fā)明公開的閃存器件，利用局部SOI(Partial-SOI)技術(shù)極大的提高了器件的編程效率，進而器件的編程電壓降低，而較低的編程電壓降低了電路的動態(tài)功耗，同時減弱了漏端干擾(Disturb)的影響，漏端的漏電流也可以得到極大的改善，從而降低了電路的靜態(tài)功耗，從而可以得到較大容量的存儲器，且器件的散熱性能好，編程的穩(wěn)定性聞，易于控制。
[0038]本領(lǐng)域技術(shù)人員應(yīng)該理解，本領(lǐng)域技術(shù)人員在結(jié)合現(xiàn)有技術(shù)以及上述實施例可以實現(xiàn)所述變化例，在此不做贅述。這樣的變化例并不影響本發(fā)明的實質(zhì)內(nèi)容，在此不予贅述。
[0039]以上對本發(fā)明的較佳實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，其中未盡詳細描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實施；任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例，這并不影響本發(fā)明的實質(zhì)內(nèi)容。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。
【主權(quán)項】
1.一種閃存器件，其特征在于，所述閃存器件包括存儲單元陣列區(qū)，所述存儲單元陣列區(qū)包括: 第一襯底以及設(shè)置于所述第一襯底之上的第二襯底； 位于所述第二襯底之上設(shè)置有若干存儲單元， 位于所述存儲單元兩側(cè)的第二襯底內(nèi)設(shè)置有源極和漏極； 所述第一襯底的部分上表面還設(shè)置有一埋氧層，通過所述埋氧層將所述漏極和所述第一襯底予以隔離。2.如權(quán)利要求1所述的閃存器件，其特征在于，所述存儲單元包括浮柵以及位于所述浮柵頂部的控制柵，且所述浮柵與所述控制柵通過一介質(zhì)層進行隔離。3.如權(quán)利要求2所述的閃存器件，其特征在于，所述介質(zhì)層為ΟΝΟ介質(zhì)層。4.如權(quán)利要求1所述的閃存器件，其特征在于，所述存儲單元與所述第二襯底之間設(shè)置有一隧穿氧化層。5.如權(quán)利要求1所述的閃存器件，其特征在于，在生長隧穿氧化層之后，通過注氧隔離技術(shù)于第一襯底和第二襯底之間形成所述埋氧層。6.如權(quán)利要求1所述的閃存器件，其特征在于，所述埋氧層的材質(zhì)為二氧化硅。7.如權(quán)利要求1所述的閃存器件，其特征在于，所述埋氧層僅設(shè)置于所述漏極下方。8.如權(quán)利要求1所述的閃存器件，其特征在于，所述第一襯底和第二襯底均為硅襯底。9.如權(quán)利要求1所述的閃存器件，其特征在于，所述浮柵及所述控制柵為多晶硅柵或金屬柵。10.如權(quán)利要求1所述的閃存器件，其特征在于，所述源極和漏極頂部形成有自對準硅化物層。
【專利摘要】本發(fā)明公開的一種閃存器件，通過僅于漏端下方設(shè)置埋氧層，一方面利用二維電場的調(diào)制作用，使漏端附近的電場加強，電子空穴碰撞的幾率增加，從而提高熱載流子的產(chǎn)生幾率，使得更多的電子變?yōu)闊犭娮幼⑷氲礁胖?，極大的提高了器件的編程效率。另一方面碰撞電離產(chǎn)生的空穴可以通過埋氧層旁邊的硅襯底流出去，從而避免了空穴的累積，徹底的消除了浮體效應(yīng)，使器件的編程效率得到了穩(wěn)定的控制。且由于本發(fā)明極大的提高了器件的編程效率，因此器件的編程電壓可以降低，而較低的編程電壓降低了電路的動態(tài)功耗，同時可以減弱漏端干擾的影響。
【IPC分類】H01L29/788, H01L29/06, H01L27/115
【公開號】CN105470257
【申請?zhí)枴緾N201410273594
【發(fā)明人】齊瑞生, 田志, 陳廣龍
【申請人】上海華力微電子有限公司
【公開日】2016年4月6日
【申請日】2014年6月18日