嵌埋元件的封裝結(jié)構(gòu)及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)一種封裝結(jié)構(gòu)及其制法，尤指一種嵌埋元件的封裝結(jié)構(gòu)及其制法。
【背景技術(shù)】
[0002]電子產(chǎn)業(yè)近年來的蓬勃發(fā)展，電子產(chǎn)品逐漸要求薄型化。為滿足此一薄型化的需求，減少基板厚度成為薄型化其中一個重要的發(fā)展方向。此外，生產(chǎn)效率的提升與成本的降低也為技術(shù)研發(fā)的重點之一。
[0003]請參閱圖1，其為現(xiàn)有晶片尺寸封裝結(jié)構(gòu)的示意圖。該晶片尺寸封裝結(jié)構(gòu)包括硬質(zhì)板20、第一線路層21a、第二線路層21b、導(dǎo)電元件22、包覆層25及電子元件23。該硬質(zhì)板20具有相對應(yīng)的第一表面20a及第二表面20b,于該硬質(zhì)板20第一表面20a及第二表面20b上分別設(shè)有第一線路層21a及第二線路層21b，且該第一線路層21a電性連接該第二線路層21b，該第一線路層21a并具有多個連接墊211。
[0004]該些導(dǎo)電元件22形成于連接墊211上，該電子元件23包埋于該包覆層25中，電子元件23具有作用面23a及非作用面23b，且該作用面23a具有多個電極墊231。
[0005]而該電子兀件23設(shè)置于該包覆層25中的流程,為先將電子兀件23設(shè)置于該包覆層25上后，加熱包覆層25，然后壓合該電子元件23與硬質(zhì)板20，以使該電子元件23被包覆于包覆層25中，且令該電子元件23的非作用面23b接置于該硬質(zhì)板20上。此外，該非作用面23b上粘附有粘晶膜24。
[0006]然而，現(xiàn)有晶片尺寸封裝結(jié)構(gòu)必須使用硬質(zhì)板20，導(dǎo)致整體封裝結(jié)構(gòu)的厚度較厚，進而使得封裝結(jié)構(gòu)的體積較高。而電子元件23以黏晶膜24接置于硬質(zhì)板20上，亦提高了材料成本，更降低了生產(chǎn)效率。
[0007]因此，如何提供一種嵌埋元件的封裝結(jié)構(gòu)及其制法，能避免上述現(xiàn)有技術(shù)的缺失，有效減少封裝結(jié)構(gòu)的厚度，并能降低工藝成本并提高生產(chǎn)效率，實為一重要課題。

【發(fā)明內(nèi)容】

[0008]鑒于上述現(xiàn)有技術(shù)的缺失，本發(fā)明提供一種嵌埋元件的封裝結(jié)構(gòu)及其制法，能夠有效減少封裝結(jié)構(gòu)的厚度，且能在不須使用粘著劑的情況下固定該電子元件。
[0009]本發(fā)明的嵌埋元件的封裝結(jié)構(gòu)的制法，包括:提供一結(jié)合墊，其上形成具有相對的第一表面與第二表面的第一線路層，且接置有電子元件，其中，該結(jié)合墊接置于該第一線路層的第二表面?zhèn)龋恍纬煞庋b層于該第一線路層上以包覆該電子元件，其中，該封裝層具有至少一外露部份該第一線路層的第一表面的第一開孔；以及形成第二線路層于該封裝層上，其中，該第二線路層的部分填入該第一開孔內(nèi)，以電性連接該第一線路層。
[0010]本發(fā)明還提供一種嵌埋元件的封裝結(jié)構(gòu)，包括:封裝層，其具有相對的第一表面及第二表面，且該封裝層具有多個連通至該第二表面的第一開孔；第一線路層，其嵌埋于該封裝層中并外露于該封裝層的第一表面；電子元件，其嵌埋于該封裝層中并外露于該封裝層的第一表面；以及第二線路層，其形成于該封裝層的第二表面上，且該第二線路層的部分填入該第一開孔內(nèi)，以電性連接該第一線路層。
[0011]由上可知，本發(fā)明的嵌埋元件的封裝結(jié)構(gòu)及其制法，移除承載件后，將第一線路層及電子元件接置于結(jié)合墊上，并進行后續(xù)封裝工藝，而不需使用如硬質(zhì)板等作為承載件，能夠有效減少封裝結(jié)構(gòu)的厚度，達到電子產(chǎn)品薄型化的需求。此外，本發(fā)明利用結(jié)合墊固定電子元件，而不需使用粘著材料，更能降低工藝成本并提高生產(chǎn)效率。
【附圖說明】
[0012]圖1為現(xiàn)有晶片尺寸封裝結(jié)構(gòu)的示意圖；以及
[0013]圖2A至圖2K為本發(fā)明嵌埋元件的封裝結(jié)構(gòu)的制法示意圖，其中，圖2E’為圖2E的另一實施方式；圖2J’為圖2J的另一實施方式。
[0014]符號說明
[0015]20硬質(zhì)板
[0016]20a,3021,3041,3074 第一表面
[0017]20b,3022,3042,3075 第二表面
[0018]21a,304第一線路層
[0019]21b,309第二線路層
[0020]211、310連接墊
[0021]22導(dǎo)電元件
[0022]23、306電子元件
[0023]23a作用面
[0024]23b非作用面
[0025]231電極墊
[0026]24黏晶膜
[0027]25包覆層
[0028]30嵌埋元件的封裝結(jié)構(gòu)
[0029]301承載件
[0030]302種子層
[0031]3023第二開孔
[0032]303、303’圖案化光阻層
[0033]305結(jié)合墊
[0034]307封裝層
[0035]3071第一開孔
[0036]3072感光型材料
[0037]3073光罩
[0038]3076凹槽
[0039]308晶種層
[0040]311第一絕緣層
[0041]3111第三開孔
[0042]312第二絕緣層
[0043]3121容置空間
[0044]3122第四開孔
[0045]313導(dǎo)電體
[0046]314晶片
[0047]3141頂面
[0048]3142側(cè)面
[0049]3143底面
[0050]315包覆層。
【具體實施方式】
[0051]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點及功效。
[0052]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實施的限定條件，所以不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如「上」、「第一」、「第二」、「頂」、「側(cè)」及「底」等用語，也僅為便于敘述的明了，而非用于限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實施的范疇。
[0053]請參閱圖2A至圖2K，其為本發(fā)明嵌埋元件的封裝結(jié)構(gòu)的制法示意圖。
[0054]如圖2A所示，提供一承載件301，并于該承載件301上形成種子層302，該種子層302具有第一表面3021及相對的第二表面3022。該種子層302以無電鍍(Electro-less)法或濺鍍法形成。于本實施例中，該承載件301為表面具有膠材或離型材的玻璃板或金屬板。
[0055]接著，于該種子層302的第一表面3021上設(shè)置圖案化光阻層303,以部份外露該種子層302。
[0056]如圖2B所不，于該種子層302的第一表面3021的外露部份上以電鍛方式形成第一線路層304,該第一線路層304具有相對的第一表面3041及第二表面3042。其中，該第一線路層304的材料可為銅。接著移除該圖案化光阻層303。
[0057]如圖2C所示，移除圖案化光阻層303后，形成貫通該種子層302的第二開孔3023，并移除該承載件301。于一實施例中，可先移除該承載件301后再形成該第二開孔3023，也可先形成該第二開孔3023后再移除該承載件301。
[0058]于本實施例中，該第二開孔3023以機械鉆孔或激光鉆孔的方式形成，也可以蝕刻方式形成。
[0059]如圖2D所示，提供一結(jié)合墊305，自該種子層302側(cè)接置該結(jié)合墊305，即將該種子層302的第二表面3022接置于該結(jié)合墊305上，以承載該第一線路層304，并以該第二開孔3023外露部份該結(jié)合墊305。而在第二開孔3023中外露該結(jié)合墊305的部份上接置電子元件306。
[0060]于本實施例中，該結(jié)合墊305可為膠帶。而該電子元件306可為主動元件或被動兀件，如多層陶瓷電容(Mult1-layer Ceramic Capacitor, MLCC)。
[0061]如圖2E所示，形成封裝層307于該第一線路層304及該種子層302上，且該封裝層307完整包覆該電子元件306且部份包覆該第一線路層304。而該封裝層307的形成，是將環(huán)氧樹脂以壓合(laminat1n)或模壓(molding)的方式形成于該第一線路層304上。接著以激光鉆孔的方式，形成至少一第一開孔3071。該第一開孔3071部份外露該第一線路層304的第一表面3041。
[0062]于一實施例中，該封裝層307也可以曝光顯影的方式形成。如圖2E’所示，于該第一線路層304的第一表面3041及該種子層302上涂布感光型材料3072，并以一光罩3073進行曝光顯影，去除未顯影的感光型材料3072，留下已曝光的感光型材料3072以形成該封裝層307及該第一開孔3071。
[0063]于該封裝層307上及該第一開孔3071中，以無電鍍(Electro-less)法或濺鍍法形成晶種層308，如圖2F所示。其中，該晶種層308的材料可為銅，該晶種層308作為后續(xù)電鍍工藝時的電流路徑。
[0064]如圖2G所示，移除該結(jié)合墊305后，于晶種層308上形成圖案化光阻層303’，以外露部份該晶種層308。且該圖案化光阻層303’不覆蓋于該第一開孔3071上。
[0065]如圖2H所示，于該晶種層308的外露部份上以電鍍方式形成第二線路層309后，移除該圖案化光阻層303’。其中，該第二線路層309的材料可為銅。另于該第一線路層304的第二表面3042上的該種子層302的第二表面3022上，形成多個具備電性的連接墊310。其中，該多個連接墊310可以設(shè)置圖案化的光阻層后以電鍍方式形成，以電性連接該種子層302及該第一線路層304的第二表面3042，且可在形成該第二線路層309之前、同時或之后，形成該多個連接墊310。于另一實施例中，也可先形成第二線路層309，然后才移除結(jié)合墊 305。
[0066]于本實施例中，該第二線路層309形成于該封裝層307上，且該第二線路層309的部份填入該封裝層307的第一開孔3071中，并電性連接該晶種層308及該第一線路層304的第一表面3041。
[0067]如圖21所示，移除該晶種層308中未被該第二線路層309所覆蓋者，以及移除該種子層302中未被該多個連接墊310所覆蓋者。移除方式可以蝕刻法進行。
[0068]如圖2J所示，形成第一絕緣層311于該封裝層307上，且該封裝層307具有第三開孔3111。該第一絕緣層311包覆部份該第二線路層309，并以該第三開孔3111外露該第一開孔3071內(nèi)的該第二線路層309。其中，該第三開孔3111與該第一開孔3071大小相同，亦即該第一開孔3071的側(cè)面與該第三開孔3111的側(cè)面齊平。于另一實施例中，該第三開孔3111可大于或小于該第一開孔3071，亦即外露部份該封裝層307，或覆蓋部份該第二線路層309。
[0069]于該封裝層307的另一面上，即于該第一線路層304的第二表面3042側(cè)的該封裝層307及該第一線路層304上形成第二絕緣層312。該第二絕緣層312定義有一容置空間3121，以外露部份該第一線路層304、部