半導(dǎo)體封裝及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體封裝及其制造方法，更為具體地，涉及一種具備電連接半導(dǎo)體的上部和下部的導(dǎo)電路徑的半導(dǎo)體封裝及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體制造工藝的持續(xù)發(fā)展，半導(dǎo)體芯片的大小也不斷縮小。近來(lái)，半導(dǎo)體芯片的尺寸變得非常小，以至于形成半導(dǎo)體封裝時(shí)，為了電連接反而需要增加封裝的大小。在這種發(fā)展過(guò)程中，所提出的半導(dǎo)體封裝技術(shù)中的一個(gè)是扇出型封裝(Pan-out Package)。
[0003]并且，伴隨著在扇出型封裝的外側(cè)區(qū)域形成上下垂直傳輸信號(hào)的圖案結(jié)構(gòu)，并上下層疊相同類(lèi)型的封裝或不同類(lèi)型的封裝，從而在同一封裝面積中擴(kuò)展存儲(chǔ)容量或提高半導(dǎo)體的運(yùn)行性能的技術(shù)，正在研發(fā)各種類(lèi)型的半導(dǎo)體封裝技術(shù)。
[0004]扇出型封裝結(jié)構(gòu)是指在半導(dǎo)體芯片的外周面配置將半導(dǎo)體芯片封裝在電路板內(nèi)部的嵌入式結(jié)構(gòu)或半導(dǎo)體芯片的最終的輸入和輸出端的焊錫球，通常，為了設(shè)置電連接半導(dǎo)體封裝的上部和下部的導(dǎo)電路徑，在基板上形成導(dǎo)通孔(via-hole)，并形成電連接導(dǎo)通孔和半導(dǎo)體芯片的金屬再布線(xiàn)層。
[0005]現(xiàn)有的形成有導(dǎo)通孔的扇出型封裝，為了連接半導(dǎo)體芯片的焊盤(pán)和導(dǎo)通孔，在形成有導(dǎo)通孔的基板上表面形成金屬焊盤(pán)，同時(shí)為了連接外部基板和焊錫球，在基板的下表面形成金屬焊盤(pán)。并且，在基板的上表面，在金屬焊盤(pán)上表面形成第一絕緣層，并通過(guò)金屬再布線(xiàn)層電連接半導(dǎo)體芯片的焊盤(pán)和導(dǎo)通孔，然后涂布第二絕緣層。
[0006]但是這種結(jié)構(gòu)的基板上表面的金屬焊盤(pán)具有一定厚度以上的段差，因此，為了均勻地形成第一絕緣層，需要涂布絕緣層，使其厚度厚于金屬焊盤(pán)。由于需要形成較厚的絕緣層，在選擇絕緣材料方面受限，而且在細(xì)間距的圖案化方面也面臨著受到限制的問(wèn)題。
[0007]現(xiàn)有技術(shù)文獻(xiàn)
[0008]專(zhuān)利文獻(xiàn)
[0009]授權(quán)專(zhuān)利公報(bào)10-1362714 (2014年2月13日公告)

【發(fā)明內(nèi)容】

[0010](一)要解決的技術(shù)問(wèn)題
[0011]本發(fā)明的實(shí)施例涉及一種可制造成薄型的半導(dǎo)體封裝及其制造方法。
[0012]并且，涉及一種在貫穿基板的貫穿布線(xiàn)與布線(xiàn)層之間不插入另外的金屬焊盤(pán)等，也能夠?qū)盈B布線(xiàn)層的半導(dǎo)體封裝及其制造方法。
[0013](二)技術(shù)方案
[0014]根據(jù)本發(fā)明的一個(gè)方面，能夠提供一種半導(dǎo)體封裝，其包括:半導(dǎo)體芯片；基板，包括容納所述半導(dǎo)體芯片的容納部和在所述容納部的外側(cè)沿上下方向貫穿的導(dǎo)通孔；包封材料，將所述半導(dǎo)體芯片和所述基板一體地塑封；貫穿布線(xiàn)，在所述導(dǎo)通孔的內(nèi)周面沿上下方向延伸；貫穿部件，容納在所述貫穿布線(xiàn)內(nèi)部；布線(xiàn)部，包括電連接所述半導(dǎo)體芯片和所述貫穿布線(xiàn)的一側(cè)的布線(xiàn)層；以及外部連接部，與所述貫穿布線(xiàn)的另一側(cè)電連接，可與外部電連接。
[0015]與所述布線(xiàn)層連接的所述貫穿布線(xiàn)的端部可與所述基板的一面設(shè)置在同一的平面上。
[0016]與所述布線(xiàn)層連接的所述貫穿布線(xiàn)的端部可設(shè)置成在+20 μ m至-20 μ m的范圍內(nèi)從所述基板的一面突出或凹陷形成，或者與所述基板的一面設(shè)置在同一平面上。
[0017]所述布線(xiàn)部層疊在所述半導(dǎo)體芯片、所述基板和所述包封材料上，層疊有所述布線(xiàn)部的所述半導(dǎo)體芯片、所述基板和所述包封材料的一面設(shè)置在同一平面上，所述布線(xiàn)部可包括:第一絕緣層，層疊在所述半導(dǎo)體芯片、所述基板和所述包封材料上，露出所述半導(dǎo)體芯片的信號(hào)墊和所述貫穿布線(xiàn)；布線(xiàn)層，設(shè)置在所述第一絕緣層上，電連接所述信號(hào)墊和所述貫穿布線(xiàn)；第二絕緣層，設(shè)置在所述第一絕緣層和所述布線(xiàn)層上。
[0018]所述第一絕緣層包括分別露出所述信號(hào)墊和所述貫穿布線(xiàn)的開(kāi)口部，所述布線(xiàn)層可填充所述第一絕緣層的開(kāi)口部，并與所述信號(hào)墊和所述貫穿布線(xiàn)連接。
[0019]所述貫穿部件可由非導(dǎo)電性樹(shù)脂制成。
[0020]所述貫穿部件可由導(dǎo)電性膏制成。
[0021]所述貫穿布線(xiàn)可由導(dǎo)電性膏制成。
[0022]露出所述貫穿布線(xiàn)的所述第一絕緣層的開(kāi)口部可設(shè)置成其內(nèi)部容納所述導(dǎo)通孔的棱角。
[0023]所述半導(dǎo)體封裝，還可包括焊盤(pán)部，其一面與所述貫穿布線(xiàn)粘貼，另一面與所述外部連接部粘貼，并由導(dǎo)電性物質(zhì)制成。
[0024]粘貼有所述焊盤(pán)部的貫穿布線(xiàn)的端部可從所述基板突出，并向外側(cè)延伸。
[0025]所述基板與所述貫穿布線(xiàn)的端部之間可夾雜有金屬層。
[0026]根據(jù)本發(fā)明的另一方面，可提供一種半導(dǎo)體封裝的制造方法，所述制造方法如下:準(zhǔn)備形成有容納半導(dǎo)體芯片的容納部和在所述容納部的外側(cè)沿上下方向貫穿的導(dǎo)通孔的基板，在所述導(dǎo)通孔的內(nèi)周面沿上下方向形成貫穿布線(xiàn)，在所述貫穿布線(xiàn)的中空部填充貫穿部件，對(duì)所述基板的一面進(jìn)行平坦化，使所述基板和所述貫穿布線(xiàn)的一端部位于同一平面上，在所述容納部中容納半導(dǎo)體芯片，在所述半導(dǎo)體芯片和所述基板上層疊絕緣層，所述絕緣層以露出所述半導(dǎo)體芯片的信號(hào)墊和所述貫穿布線(xiàn)的方式層疊，在所述絕緣層上形成布線(xiàn)層，以便將所述信號(hào)墊和所述貫穿布線(xiàn)電連接。
[0027]形成所述貫穿布線(xiàn)的方法可以是，利用在所述基板的兩面上進(jìn)行沉積或者電鍍工藝來(lái)使所述貫穿布線(xiàn)包圍所述導(dǎo)通孔的內(nèi)周面。
[0028]所述貫穿部件可以通過(guò)填充導(dǎo)電性膏來(lái)設(shè)置。
[0029]所述貫穿部件可以通過(guò)填充非導(dǎo)電性樹(shù)脂或者非導(dǎo)電性油墨來(lái)設(shè)置。
[0030]在填充所述貫穿部件后，可層疊所述基板的一面上所設(shè)置的貫穿布線(xiàn)和所述貫穿部件上設(shè)置的導(dǎo)電性物質(zhì)的焊盤(pán)部。
[0031]所述半導(dǎo)體制造方法，還包括:在設(shè)置在所述基板的一面上的所述焊盤(pán)部粘貼干膜(dry film)并圖案化(patterning)，并去除除了粘貼有所述干膜的部分之外的其余部分的所述焊盤(pán)部和所述貫穿布線(xiàn)的蝕刻(etching)工藝。
[0032]所述半導(dǎo)體制造方法，還包括將與通過(guò)所述圖案化而所述焊盤(pán)部存在的面相對(duì)的面進(jìn)行平坦化的工藝，通過(guò)所述平坦化工藝，可使所述基板、所述貫穿布線(xiàn)和所述貫穿部件設(shè)置在同一平面上。
[0033]根據(jù)本發(fā)明的又一方面，可提供一種半導(dǎo)體封裝，其包括:半導(dǎo)體芯片；基板，包括容納所述半導(dǎo)體芯片的容納部；包封材料，將所述半導(dǎo)體芯片和所述基板一體地塑封；貫穿布線(xiàn)，將所述基板沿上下方向貫穿；貫穿部件，填充在所述貫穿布線(xiàn)的中空部；布線(xiàn)部，電連接所述半導(dǎo)體芯片和所述貫穿布線(xiàn)的一側(cè)；以及外部連接部，與所述貫穿布線(xiàn)的另一側(cè)電連接，可與外部電連接，所述半導(dǎo)體芯片、所述基板和所述包封材料設(shè)置在同一平面上，所述布線(xiàn)部包括:第一絕緣層，層疊在所述半導(dǎo)體芯片、所述基板和所述包封材料上，露出所述半導(dǎo)體芯片的信號(hào)墊和所述貫穿布線(xiàn)；布線(xiàn)層，設(shè)置在所述第一絕緣層上，電連接所述信號(hào)墊和所述貫穿布線(xiàn)；第二絕緣層，設(shè)置在所述第一絕緣層和所述布線(xiàn)層上，與所述布線(xiàn)部連接的所述貫穿布線(xiàn)的端部與所述基板設(shè)置在同一平面上，所述布線(xiàn)部的布線(xiàn)層包括以與所述貫穿布線(xiàn)接觸的方式設(shè)置的第一半導(dǎo)體封裝和第二半導(dǎo)體封裝，所述第一半導(dǎo)體封裝和所述第二半導(dǎo)體封裝上下設(shè)置，從而形成封裝體疊層(package-on-package)，位于下方的所述第一半導(dǎo)體封裝的第二絕緣層以露出所述布線(xiàn)層的一部分的方式設(shè)置，位于上方的所述第二半導(dǎo)體封裝的外部連接部以與所述第一半導(dǎo)體封裝的布線(xiàn)層電連接的方式設(shè)置。
[0034](三)有益效果
[0035]本發(fā)明的實(shí)施例的半導(dǎo)體封裝及其制造方法，可將設(shè)置在半導(dǎo)體芯片與布線(xiàn)層之間的絕緣層的厚度變薄，由此能夠制造薄型封裝，使絕緣層材料的可選擇范圍變廣。因此，根據(jù)各種應(yīng)用產(chǎn)品的需求能夠選擇具有合適的可靠性的材料，從而能夠?qū)崿F(xiàn)細(xì)間距的圖案化。
[0036]并且，通過(guò)使半導(dǎo)體芯片的活性表面與整個(gè)堆焊層之間的厚度最小化，從而能夠提尚檢測(cè)靈敏度。
【附圖說(shuō)明】
[0037]圖1是本發(fā)明的實(shí)施例的半導(dǎo)體封裝的剖視圖。
[0038]圖2是沿A-A線(xiàn)切割圖1的半導(dǎo)體封裝的俯視圖。
[0039]圖3是表不本發(fā)明的另一個(gè)實(shí)施例的基板的俯視圖。
[0040]圖4是表示本發(fā)明的第一實(shí)施例的貫穿布線(xiàn)和布線(xiàn)層的結(jié)合結(jié)構(gòu)的放大圖。
[0041]圖5是表示本發(fā)明的第二實(shí)施例的貫穿布線(xiàn)和布線(xiàn)層的結(jié)合結(jié)構(gòu)的放大圖。
[0042]圖6是表示本發(fā)明的第三實(shí)施例的貫穿布線(xiàn)和布線(xiàn)層的結(jié)合結(jié)構(gòu)的放大圖。
[0043]圖7至圖21是表示本發(fā)明的實(shí)施例的半導(dǎo)體封裝的制作工藝的剖視圖。
[0044]圖22是層疊多個(gè)圖1所示的半導(dǎo)體封裝的封裝疊層體的剖視圖。
[0045]【附圖說(shuō)明】標(biāo)記
[0046]100:半導(dǎo)體封裝110:半導(dǎo)體芯片
[0047]111:活性表面 112:非活性表面
[0048]113:信號(hào)墊 120:基板
[0049]121:容納部 122:導(dǎo)通孔
[0050]123:貫穿布線(xiàn) 124:貫穿部件
[0051]125:焊盤(pán)部130:布線(xiàn)部
[0052]131:第一絕緣層132:布線(xiàn)層
[0053]133:第二絕緣層140:包封材料
[0054]150:外部連接部160:第一載體
[0055]161:第一粘貼部170:第二載體
[0056]171:第二粘貼部
【具體實(shí)施方式】
[0057]最優(yōu)選實(shí)施方式
[0058]下面，參照附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說(shuō)明。以下介紹的實(shí)施例只是為了向本發(fā)明所屬領(lǐng)域的普通技術(shù)人員完整地說(shuō)明本發(fā)明的范圍而提供的，本發(fā)明并不限定于在下面說(shuō)明的實(shí)施例。本發(fā)明還可以以其他形式具體化。并且，為了明確說(shuō)明本發(fā)明，附圖中省略了與說(shuō)明無(wú)關(guān)的部分，且為了便于說(shuō)明本發(fā)明，附圖中各組成構(gòu)件的大小可以放大表示。并且，在整個(gè)說(shuō)明書(shū)中相同的附圖標(biāo)記表示相同的組成構(gòu)件。并且，下面使用的術(shù)語(yǔ)中的“和/或”包括舉出的項(xiàng)目中的某一個(gè)或一個(gè)以上的所有組合。
[0059]參考圖1至圖4，說(shuō)明本發(fā)明的實(shí)施例的半導(dǎo)體封裝100。圖1是本發(fā)明的實(shí)施例的半導(dǎo)體封裝100的剖視圖，圖2是沿A-A線(xiàn)