鰭式場效應(yīng)晶體管的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，尤其涉及一種鰭式場效應(yīng)晶體管的制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的高度集成，MOSFET溝道長度不斷縮短，一系列在MOSFET長溝道模型中可以忽略的效應(yīng)變得愈發(fā)顯著，甚至成為影響器件性能的主導(dǎo)因素，這種現(xiàn)象統(tǒng)稱為短溝道效應(yīng)。短溝道效應(yīng)會(huì)惡化器件的電學(xué)性能，如造成柵極閾值電壓下降、功耗增加以及信噪比下降等問題。
[0003]目前，為了解決短溝道效應(yīng)的問題，提出了鰭式場效應(yīng)晶體管(Fin-FET)的立體器件結(jié)構(gòu)，F(xiàn)in-FET是具有鰭型溝道結(jié)構(gòu)的晶體管，它利用薄鰭的幾個(gè)表面作為溝道，從而可以防止傳統(tǒng)晶體管中的短溝道效應(yīng)，同時(shí)可以增大工作電流。
[0004]在Fin-FET的后柵制造工藝中，通常采用高k金屬柵作為替代柵，以有效的抑制短溝道效應(yīng)并通過金屬柵極調(diào)節(jié)閾值電壓。然而，這需要通過淀積不同的金屬柵極來調(diào)節(jié)不同器件的閾值電壓，其工藝復(fù)雜，尤其是器件尺寸不斷變小后，對(duì)金屬柵極的沉積工藝要求極聞。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足，提供一種鰭式場效應(yīng)晶體管的制造方法。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為:
[0007]—種鰭式場效應(yīng)晶體管的制造方法，包括:
[0008]提供襯底，所述襯底上形成有鰭，鰭之間形成有隔離；
[0009]在鰭上形成柵介質(zhì)層和偽柵極；
[0010]在偽柵極兩端的鰭上形成源漏區(qū)；
[0011]去除偽柵極，以形成開口 ；
[0012]填滿開口以形成多晶替代柵極，并對(duì)多晶替代柵極進(jìn)行摻雜。
[0013]可選的，所述鰭形成在體硅襯底中，形成隔離的步驟包括:進(jìn)行隔離材料的淀積；進(jìn)行平坦化；去除部分厚度的隔離材料，以形成隔離。
[0014]可選的，在進(jìn)行平坦化與去除部分厚度的隔離材料的步驟之間，還包括步驟:進(jìn)行離子注入，以在鰭中形成穿通阻擋層。
[0015]可選的，通過選擇性外延在偽柵堆疊兩端的鰭上形成源漏區(qū)。
[0016]可選的，所述源漏區(qū)上形成有接觸刻蝕停止層。
[0017]可選的，在形成開口時(shí)，還包括:將柵介質(zhì)層去除；
[0018]在形成開口后還包括:在開口的內(nèi)壁上形成替代柵介質(zhì)層。
[0019]可選的，多晶替代柵極選自多晶S1、多晶SiGe、多晶S1: C、多晶S1: H、多晶Ge、多晶SiGeC、多晶GeSn、多晶SiSn、多晶InP、多晶GaN、多晶InSb、多晶碳化半導(dǎo)體的任意一種或其組合。
[0020]可選的，對(duì)多晶替代柵進(jìn)行摻雜的方法包括原位或者離子注入摻雜。
[0021]可選的,對(duì)于pFinFET器件,多晶替代柵極摻雜的雜質(zhì)為P型雜質(zhì),選自B、In、Ga、Al、Mg、Sn的任一種及其組合；對(duì)于nFinFET器件，多晶替代柵極中摻雜的雜質(zhì)為η型雜質(zhì)，選自P、As、Te、Se、Sb、S的任一種及其組合。
[0022]本發(fā)明的鰭式場效應(yīng)晶體管的制造方法，利用后柵工藝進(jìn)行器件的制造，在去除偽柵極后，再次形成多晶硅的替代柵極，在器件尺寸不斷變小后，對(duì)于多晶硅的柵極，可以通過摻雜的方式進(jìn)行閾值電壓的調(diào)節(jié)，其工藝較為簡單且可行。
【附圖說明】
[0023]為了更清楚地說明本發(fā)明實(shí)施的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0024]圖1示出了本發(fā)明的鰭式場效應(yīng)晶體管的制造方法的流程圖；
[0025]圖2-圖1OB為根據(jù)本發(fā)明實(shí)施例制造鰭式場效應(yīng)晶體管的各個(gè)制造過程中的截面結(jié)構(gòu)示意圖，其中，圖2-圖10為沿柵長方向的晶體管的截面結(jié)構(gòu)示意圖，圖2Α-10Α為沿鰭延伸方向的晶體管的截面結(jié)構(gòu)示意圖，圖6Β-10Β為沿源漏區(qū)方向的晶體管的截面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0026]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。
[0027]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。
[0028]其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0029]需要說明的是，在本發(fā)明的附圖中，相同序號(hào)的附圖，如圖2和圖2Α，圖6和圖6Α、圖6Β，為同一制造過程中晶體管的不同方向的截面示意圖，其中，圖2-圖10為沿柵長方向的晶體管的截面結(jié)構(gòu)示意圖，圖2Α-10Α為沿鰭延伸方向的晶體管的截面結(jié)構(gòu)示意圖，圖6Β-10Β為沿源漏區(qū)方向的晶體管的截面結(jié)構(gòu)示意圖。
[0030]本發(fā)明提出了一種鰭式場效應(yīng)晶體管的制造方法，包括步驟:提供襯底，所述襯底上形成有鰭，鰭之間形成有隔離；在鰭上形成柵介質(zhì)層和偽柵極；在偽柵極兩端的鰭上形成源漏區(qū)；去除偽柵極，以形成開口 ；在所述開口中形成多晶替代柵極，并對(duì)多晶替代柵極進(jìn)行摻雜。
[0031]本發(fā)明的制造方法，利用后柵工藝進(jìn)行鰭式場效應(yīng)晶體管的制造，在去除偽柵極后，再次形成多晶硅的替代柵極，在器件尺寸不斷變小后，對(duì)于多晶硅的柵極，可以通過離子注入的方式進(jìn)行閾值電壓的調(diào)節(jié)，其工藝較為簡單且可行。
[0032]為了更好的理解本發(fā)明的技術(shù)方案和技術(shù)效果，以下將結(jié)合制造方法的流程示意圖圖1對(duì)具體的實(shí)施例進(jìn)行詳細(xì)的描述。
[0033]在步驟S01，提供襯底100，所述襯底上形成有鰭102，鰭之間形成有隔離110，參考圖5和圖5A所示。
[0034]在本發(fā)明實(shí)施例中，所述襯底為半導(dǎo)體襯底，可以為Si襯底、Ge襯底、SiGe襯底、SOI (絕緣體上娃,Silicon On Insulator)或 GOI (絕緣體上錯(cuò),Germanium On Insulator)等。在其他實(shí)施例中，所述半導(dǎo)體襯底還可以為包括其他元素半導(dǎo)體或化合物半導(dǎo)體的襯底，例如GaAs、InP或SiC等,還可以為疊層結(jié)構(gòu),例如Si/SiGe等,還可以其他外延結(jié)構(gòu),例如SGOI (絕緣體上鍺硅)等。
[0035]在本實(shí)施例中，所述襯底100為體硅襯底。
[0036]在一個(gè)具體的實(shí)施例中，可以通過如下步驟來提供鰭102及隔離110。
[0037]首先，在體硅的襯底100上形成氮化硅的第一硬掩膜104 ;而后，采用刻蝕技術(shù)，例如RIE (反應(yīng)離子刻蝕)的方法，刻蝕襯底100來形成鰭102，從而形成了襯底100上的鰭102，如圖2和圖2A所示。
[0038]接著，進(jìn)行填充二氧化硅的隔離材料106，如圖3和圖3A所示；并進(jìn)行平坦化工藝，如進(jìn)行化學(xué)機(jī)械平坦化，直至暴露出第一硬掩膜104，如圖4和圖4A所示；在此時(shí)，可以進(jìn)行離子注入，由第一硬掩膜10