芯片制造方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種芯片制造設(shè)計(jì)領(lǐng)域，尤其涉及新型的芯片制造方法。
【【背景技術(shù)】】
[0002]隨著半導(dǎo)體工藝不斷演進(jìn)，越來越小的線寬被采用，可以得到芯片面積更小(有助于減小成本和有利于電子設(shè)備小型化)、速度更快的優(yōu)勢(shì)。各種光散射、衍射等現(xiàn)象日益嚴(yán)重，準(zhǔn)確保證器件各種特性越來越困難。生產(chǎn)的良率成為挑戰(zhàn)。特別是模擬電路，由于精度控制不好，有時(shí)會(huì)犧牲其性能。很多情況下模擬電路對(duì)精度要求很高。因此有必要進(jìn)行改進(jìn)。
[0003]如果要兼顧良率就會(huì)犧牲模擬電路性能。如果要強(qiáng)調(diào)高性能，則良率會(huì)很低。現(xiàn)有的工藝生產(chǎn)時(shí)，器件特性可能存在三種情況:快工藝角、慢工藝角、典型工藝角。以電阻為例，對(duì)于快工藝角，其電阻值低于典型值;對(duì)于慢工藝角，其電阻值高于典型值;對(duì)于典型工藝角，其電阻值等于典型值。大量生產(chǎn)時(shí)，光刻機(jī)以一次一個(gè)曝光塊(Frame)來制造芯片，每個(gè)曝光塊之間可以存在隨機(jī)偏差，導(dǎo)致芯片偏向快工藝角、或者慢工藝角或者位于典型工藝角。
[0004]因?yàn)椋斜匾岢鲆环N改進(jìn)的方案來克服上述問題。
【
【發(fā)明內(nèi)容】
】
[0005]本發(fā)明的目的在于提供一種芯片制造方法，其可以在制造過程中對(duì)所述器件的物理特性參數(shù)值進(jìn)行調(diào)整，從而獲得更高精度的物理特性參數(shù)。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種芯片制造方法，其包括:在晶圓上制造形成多個(gè)器件，其中所述器件中包括有測(cè)試器件和與所述測(cè)試器件對(duì)應(yīng)的目標(biāo)器件;對(duì)晶圓上的測(cè)試器件進(jìn)行測(cè)量得到所述測(cè)試器件的物理特性參數(shù)的測(cè)量值;如果所述測(cè)試器件的物理特性參數(shù)的測(cè)量值在預(yù)定基準(zhǔn)值的預(yù)定范圍內(nèi)，則認(rèn)為該測(cè)試器件的特性屬于典型工藝角，如果所述測(cè)試器件的物理特性參數(shù)的測(cè)量值低于預(yù)定基準(zhǔn)值的預(yù)定范圍，則認(rèn)為該測(cè)試器件的特性屬于快工藝角，如果所述測(cè)試器件的物理特性參數(shù)的測(cè)量值高于所述預(yù)定基準(zhǔn)值的預(yù)定范圍，則認(rèn)為該測(cè)試器件的特性屬于慢工藝角；在該測(cè)試器件的特性屬于典型工藝角時(shí)，采用具有第一圖樣的第一光刻板形成所述器件上方的金屬層，以使得與所述測(cè)試器件對(duì)應(yīng)的目標(biāo)器件的物理特性參數(shù)值不發(fā)生變化;在該測(cè)試器件的特性屬于快工藝角時(shí)，采用具有第二圖樣的第二光刻板形成所述器件上方的金屬層，以使得與所述測(cè)試器件對(duì)應(yīng)的目標(biāo)器件的物理特性參數(shù)值增加;在該測(cè)試器件的特性屬于慢工藝角時(shí)，采用具有第三圖樣的第三光刻板形成所述器件上方的金屬層，以使得與所述測(cè)試器件對(duì)應(yīng)的目標(biāo)器件的物理特性參數(shù)值減少。
[0007]進(jìn)一步的，所述金屬層為最上金屬層。
[0008]進(jìn)一步的，所述目標(biāo)器件包括主單元和輔助單元，在該測(cè)試器件的特性屬于典型工藝角時(shí)，采用具有第一圖樣的第一光刻板形成所述器件上方的金屬層，以使得所述輔助單元不作為所述目標(biāo)器件的有效單元，此時(shí)只有所述主單元作為所述目標(biāo)器件的有效單元;在該測(cè)試器件的特性屬于快工藝角時(shí)，采用具有第二圖樣的第二光刻板形成所述器件上方的金屬層，以借助所述輔助單元增加所述目標(biāo)器件的物理特性參數(shù)值;在該測(cè)試器件的特性屬于慢工藝角時(shí)，采用具有第三圖樣的第三光刻板形成所述器件上方的金屬層，以借助所述輔助單元降低所述目標(biāo)器件的物理特性參數(shù)值。
[0009]進(jìn)一步的，所述目標(biāo)器件和所述測(cè)試器件為電阻，所述主單元包括第一主電阻單元和第二主電阻單元，所述輔助單元為輔助電阻單元，第一主電阻單元和第二主電阻單元串聯(lián)，在該測(cè)試器件的特性屬于典型工藝角時(shí)，采用具有第一圖樣的第一光刻板形成所述器件上方的金屬層，以使得所述輔助電阻單元不作為目標(biāo)電阻的有效單元;在該測(cè)試器件的特性屬于快工藝角時(shí)，采用具有第二圖樣的第二光刻板形成所述器件上方的金屬層，以使得所述輔助電阻單元與第一主電阻單元和第二主電阻單元串聯(lián);在該測(cè)試器件的特性屬于慢工藝角時(shí)，采用具有第三圖樣的第三光刻板形成所述器件上方的金屬層，以使得所述輔助電阻單元與第二主電阻單元并聯(lián)，或直接將第一主電阻單元或第二主電阻單元從所述電阻中去除。
[0010]進(jìn)一步的，所述目標(biāo)器件和所述測(cè)試器件為電容，所述主單元包括第一主電容單元和第二主電容單元，所述輔助單元為輔助電容單元，第一主電容單元和第二主電容單元并聯(lián)，在該測(cè)試器件的特性屬于典型工藝角時(shí)，采用具有第一圖樣的第一光刻板形成所述器件上方的金屬層，以使得所述輔助電容單元不作為目標(biāo)電容的有效單元;在該測(cè)試器件的特性屬于快工藝角時(shí)，采用具有第二圖樣的第二光刻板形成所述器件上方的金屬層，以使得所述輔助電容單元與第一主電容單元和第二主電容單元并聯(lián);在該測(cè)試器件的特性屬于慢工藝角時(shí)，采用具有第三圖樣的第三光刻板形成所述器件上方的金屬層，以使得所述輔助電容單元與第二主電容單元和/或第一主電容單元串聯(lián)。
[0011]進(jìn)一步的，所述目標(biāo)器件和所述測(cè)試器件為MOS晶體管或雙極型晶體管。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明中的芯片制造方法，根據(jù)所述測(cè)試器件的特性的不同工藝角，采用不同的光刻板形成所述器件上方的金屬層，以調(diào)整與所述測(cè)試器件對(duì)應(yīng)的目標(biāo)器件的物理特性參數(shù)值，進(jìn)而獲得具有更為精確物理特性參數(shù)值的目標(biāo)器件。
【【附圖說明】】
[0013]為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其它的附圖。其中:
[0014]圖1為本發(fā)明中的芯片制造方法在一個(gè)實(shí)施例中的流程示意圖；
[0015]圖2a為目標(biāo)器件為電阻時(shí)且測(cè)試器件屬于典型工藝角時(shí)，采用第一光刻板形成所述器件上方的金屬層后，所述目標(biāo)器件的內(nèi)部電路結(jié)構(gòu)圖；
[0016]圖2b為目標(biāo)器件為電阻時(shí)且測(cè)試器件屬于快工藝角時(shí)，采用第二光刻板形成所述器件上方的金屬層后，所述目標(biāo)器件的內(nèi)部電路結(jié)構(gòu)圖；
[0017]圖2c和2d為目標(biāo)器件為電阻時(shí)且測(cè)試器件屬于慢工藝角時(shí)，采用第三光刻板形成所述器件上方的金屬層后，所述目標(biāo)器件的內(nèi)部電路結(jié)構(gòu)圖?！尽揪唧w實(shí)施方式】】
[0018]本發(fā)明的詳細(xì)描述主要通過程序、步驟、邏輯塊、過程或其他象征性的描述來直接或間接地模擬本發(fā)明技術(shù)方案的運(yùn)作。為透徹的理解本發(fā)明，在接下來的描述中陳述了很多特定細(xì)節(jié)。而在沒有這些特定細(xì)節(jié)時(shí)，本發(fā)明則可能仍可實(shí)現(xiàn)。所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。換句話說，為避免混淆本發(fā)明的目的，由于熟知的方法和程序已經(jīng)容易理解，因此它們并未被詳細(xì)描述。
[0019]此處所稱的“一個(gè)實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個(gè)實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個(gè)實(shí)施例中”并非均指同一個(gè)實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。
[0020]圖1為本發(fā)明中的芯片制造方法100在一個(gè)實(shí)施例中的流程示意圖。如圖1所示的，所述芯片制造方法100包括以下步驟。
[0021]步驟110，在晶圓上制造形成多個(gè)器件，其中所述器件中包括有測(cè)試器件和與所述測(cè)試器件對(duì)應(yīng)的目標(biāo)器件。
[0022]所述測(cè)試器件與所述目標(biāo)器件的結(jié)構(gòu)相匹配，它們的物理特性參數(shù)的相對(duì)誤差是一致的。
[0023]此時(shí)，所述器件上的部分或全部金屬層還未制造完成。優(yōu)選的，未制造完成的金屬層為最上層金屬，其余金屬層可以其他層金屬。
[0024]所述測(cè)試器件或目標(biāo)器件可以是電阻、電容、MOS晶體管或雙極型晶體管。
[0025]步驟120，對(duì)晶圓上的測(cè)試器件進(jìn)行測(cè)量得到所述測(cè)試器件的物理特性參數(shù)的測(cè)量值。
[0026]在所述測(cè)試器件為電阻時(shí)，所述測(cè)試器件的物理特性參數(shù)是指其電阻值；
[0027]在所述測(cè)試器件為電容時(shí)，所述測(cè)試器件的物理特性參數(shù)是指其電容值；
[0028]在所述測(cè)試器件為MOS晶體管時(shí)，所述測(cè)試器件的物理特性參數(shù)是指其等效寬長(zhǎng)比值。
[0029]步驟130，將所述測(cè)試器件的物理特性參數(shù)的測(cè)量值與預(yù)定基準(zhǔn)值的預(yù)定范圍進(jìn)行比較，其中比較結(jié)果有三種情況。
[0030]步驟140，如果所述測(cè)試器件的物理特性參數(shù)的測(cè)量值在預(yù)定基準(zhǔn)值的預(yù)定范圍內(nèi)，則認(rèn)為該測(cè)試器件的特性屬于典型工藝角。由于測(cè)試器件和目標(biāo)器件具有一致的物理特性參數(shù)的相對(duì)誤差，因此所述目標(biāo)器件的物理特性參數(shù)應(yīng)該也是在預(yù)定基準(zhǔn)值的預(yù)定范圍內(nèi)的，屬于典型工藝角。舉例來說，所述預(yù)定基準(zhǔn)值的預(yù)定范圍為所述預(yù)定基準(zhǔn)值的+/_10%，對(duì)于電阻目標(biāo)器件來說，比如所述預(yù)定基準(zhǔn)值為設(shè)計(jì)的目標(biāo)值，比如100歐姆。
[0031]步驟150，如果所述測(cè)試器件的物理特性參數(shù)的測(cè)量值低于預(yù)定基準(zhǔn)值的預(yù)定范圍，則認(rèn)為該測(cè)試器件的特性屬于快工藝角。同樣的，由于測(cè)試器件和目標(biāo)器件具有一致的物理特性參數(shù)的相對(duì)誤差，因此所述目標(biāo)器件的物理特性參數(shù)應(yīng)該也是低于預(yù)定基準(zhǔn)值的預(yù)定范圍的，屬于快工藝角。
[0032]步驟160，如果所述測(cè)試器件的物理特性參數(shù)的測(cè)量值高于所述預(yù)定基準(zhǔn)值的預(yù)定范圍，則認(rèn)為該測(cè)試器件的特性屬于慢工藝角。同樣的，由于測(cè)試器件和目標(biāo)器件具有一致的物理特性參數(shù)的相對(duì)誤差，因此所述目標(biāo)器件的物理特性參數(shù)應(yīng)該也是高于預(yù)定基準(zhǔn)值的預(yù)定范圍的，屬于慢工藝