半導體封裝件及其制造方法
【專利說明】半導體封裝件及其制造方法
[0001 ]本申請是申請人于2012年7月9日提交的、申請?zhí)枮椤?01210235167.7”的、發(fā)明名稱為“半導體封裝件及其制造方法”的發(fā)明專利申請的分案申請。
技術領域
[0002]本發(fā)明是有關于一種半導體封裝件及其制造方法，且特別是有關于一種側面具有信號線的半導體封裝件及其制造方法。
【背景技術】
[0003]傳統(tǒng)的半導體封裝件包括硅基板、數個芯片及焊球，其中芯片及焊球分別設于硅基板的相對二面，硅基板具有硅穿孔(TSV)，以電性連接芯片與焊球。
[0004]然而，硅穿孔的良率低，衍生失效半導體封裝件的報費成本，且，未被檢出的不良的硅穿孔可能導致出貨的半導體封裝件的壽命減短。

【發(fā)明內容】

[0005]本發(fā)明有關于一種半導體封裝件及其制造方法，一實施例中，可提升半導體封裝件的良率，同時減少半導體封裝件的尺寸。
[0006]根據本發(fā)明，提出一種半導體封裝件。半導體封裝件包括一第一芯片、一中介層基板、一第二芯片、一封裝體及一信號線。第一芯片具有相對的一主動面與一非主動面。中介層基板具有相對的一第一面與一第二面及一信號導電孔，且以第二面設于第一芯片的該主動面上。第二芯片設于中介層基板的第一面且電性連接于信號導電孔。封裝體包覆第一芯片及第二芯片且具有一外側面，中介層基板的信號導電孔從封裝體的外側面露出。信號線設于封裝體的外側面，并電性連接露出的信號導電孔與第一芯片的主動面。
[0007]根據本發(fā)明，提出一種半導體封裝件的制造方法。制造方法包括以下步驟。設置一第一芯片于一基板上，其中第一芯片具有相對的一主動面與一非主動面;設置一中介層基板于第一芯片上，其中中介層基板具有相對的一第一面與一第二面及一信號導電孔，且以第二面設于第一芯片的非主動面上。設置一第二芯片于中介層基板的第一面上，其中第二芯片電性連接于信號導電孔;形成一封裝體包覆第一芯片、第二芯片及中介層基板;形成一第一切割道經過封裝體，使封裝體形成一外側面，中介層基板的信號導電孔從封裝體的外側面露出；以及，形成一信號線于封裝體的外側面，使信號線電性連接露出的信號導電孔與第一芯片的主動面。
[0008]為讓本發(fā)明的上述內容能更明顯易懂，下文特舉實施例，并配合附圖，作詳細說明如下:
【附圖說明】
[0009]圖1A繪示依照本發(fā)明一實施例的半導體封裝件的剖視圖。
[0010]圖1B繪示圖1A的側視圖。[0011 ]圖1C(未繪示電性接點及焊球)繪示圖1A的仰視圖。
[0012]圖2繪示依照本發(fā)明另一實施例的半導體封裝件的剖視圖。
[0013]圖3繪示依照本發(fā)明另一實施例的半導體封裝件的剖視圖。
[0014]圖4繪示依照本發(fā)明另一實施例的半導體封裝件的剖視圖。
[0015]圖5繪示依照本發(fā)明另一實施例的半導體封裝件的剖視圖。
[0016]圖6A至61繪示圖1的半導體封裝件的制造過程圖。
[0017]圖7繪示本發(fā)明實施例的半導體封裝件的第一屏蔽層及信號線的另一種制造過程圖。
[0018]圖8繪示圖2的半導體封裝件的制造過程圖。
[0019]圖9A至9G繪示圖3的半導體封裝件的制造過程圖。
[0020]圖10繪示圖4的半導體封裝件的制造過程圖。
[0021]圖1lA至IlC繪示圖5的半導體封裝件的制造過程圖。
[0022]主要元件符號說明:
[0023 ]100、200、300、400、500:半導體封裝件
[0024]110:第一芯片
[0025]I 1a:主動面
[0026]I 1ua:非主動面
[0027]120:中介層基板
[0028]120u、390u:第一面
[0029]120b、390b:第二面
[0030]121、391:信號導電孔
[0031]122、393:接地導電孔
[0032]120s、140s、390s:外側面
[0033]123:信號走線
[0034]124:接地走線
[0035]125:第二屏蔽層
[0036]130:第二芯片
[0037]131、160、395:電性接點
[0038]140:封裝體
[0039]140sl:第一子外側面
[0040]140s2:第二子外側面[0041 ]140u:上表面
[0042]150:第一屏蔽層
[0043]150，:導電材料
[0044]151:膠帶
[0045]165:焊球
[0046]170:信號線
[0047]190、390:基板
[0048]280:焊線
[0049]391:導電孔
[0050]392:圖案化導電層[0051 ]397:載板
[0052]Pl:第一切割道
[0053]P21、P22:第二切割道
【具體實施方式】
[0054]請參照圖1A，其繪示依照本發(fā)明一實施例的半導體封裝件的剖視圖。半導體封裝件100包括第一芯片110、中介層基板120、第二芯片130、封裝體140、第一屏蔽層150、至少一電性接點160及至少一信號線170。
[0055]第一芯片110例如是覆晶(flipchip)，其具有相對的主動面IlOa與非主動面110ua。其中，主動面I 1a例如是下表面，而非主動面I 1ua例如是上表面，然不限于此。
[0056]中介層基板120具有相對的第一面120u與第二面120b，且以第二面120b設于第一芯片110的非主動面IlOua上，并包括至少一信號導電孔121及至少一接地導電孔122，其中信號導電孔121及接地導電孔122從中介層基板120的外側面120s(圖1C)露出，以與信號線170電性連接。相較于傳統(tǒng)的硅穿孔(Through Silicon Via，TSV)，本實施例形成信號線170于半導體封裝件100的側面，以電性連接第一芯片110與第二芯片130，達成良率較高且電性品質較佳的目的。
[0057]中介層基板120的信號導電孔121及/或接地導電孔122延伸于第一面120u與第二面120b之間，本例中，信號導電孔121及/或接地導電孔122從中介層基板120的第一面120u延伸至第二面120b，即貫穿中介層基板120。
[0058]中介層基板120更包括至少一信號走線123及至少一接地走線124，其形成于中介層基板120的第一面120u上。信號走線123連接于信號導電孔121，以電性連接于信號導電孔121，而接地走線124連接于接地導電孔122，以電性連接于接地導電孔122。另一例中，信號走線123及接地走線124亦可由接墊(pad)取代。
[0059]中介層基板120包括第二屏蔽層125，其電性連接于接地導電孔122，其中，中介層基板120以第二屏蔽層125設于第一芯片110的非主動面IlOua上，而第二屏蔽層125可避免或減少第一芯片110與第二芯片130之間的電磁干擾。
[0060]第二芯片130例如是覆晶，其以主動面朝下的方式設置且電性連接于中介層基板120的第一面120u上，且第二芯片130的電性接點131電性連接于中介層基板120的信號導電孔121。本例中，第二芯片130通過中介層基板120的信號走線123、信號導電孔121及信號線170電性連接于第一芯